シグナルインテグリティ

Thought Leadership アルティウムとSimberian社のパートナーシップにより成長を続ける高速設計機能アルティウム社員一同より新年のご挨拶を申し上げます! 今年最初の記事では、Simberian社の営業およびマーケティング責任者であるRoger Paje氏に、最近締結された当社との正式なパートナーシップについて、またSimberian社の高精度フィールドソルバーテクノロジーによるAltium Designerのレイヤースタック、インピーダンス、表面粗さのモデリングなどの新しい高速設計機能の導入支援についてのお話を伺います。これらの拡張機能はAltium Designer 19で初めて搭載され、Altium Designer 20で強化されました。今後はさらに多くの機能が搭載されることをご期待ください。 Judy Warner: Rogerさん、Simberian社について、そして同社でのあなたの役割についてお聞かせください。 Roger Paje: 弊社は、PCB構造、および基板のシグナルインテグリティー解析のための電磁シミュレーションソフトウェアを開発しています。当社の使命は、技術パートナーと共に、実際の現場での測定により検証された正確な結果を技術者に提供することです。営業、およびマーケティング責任者としての私の役割は、お客様とシグナルインテグリティーコミュニティーとも協力して、設計が最初から機能するように検証できるソフトウェアを作成することです。 Warner: 最近、アルティウムとSimberian社は正式な提携を発表しました。その内容と、PCB設計者がAltium Designerで引き続き実行できることについてお話しいただけますか? Paje: アルティウムとSimberianの提携で重点的に取り組むことはただひとつ。より多くの技術者が正確なシグナルインテグリティー解析を利用できるようにすることです。これは、PCIe

DDR5 PCBレイアウト、ルーティング、およびシグナルインテグリティガイドライン DDR5規格のリリースが2020年7月に発表されました。これは、提案された規格に従う最初のRAMモジュールの開発が発表されてから約18ヶ月後のことです。この規格では、ピーク速度が5200 MT/秒/ピンを超えることが可能であり（DDR4の3200 MT/秒/ピンと比較して）、JEDECで評価された速度は最大6400 MT/秒/ピン、チャネル帯域幅は最大300 GB/秒まで増加します。この新世代のメモリは、8GB、16GB、32GBの容量で、技術がより商業化されるにつれて、以前の世代よりも需要が上回ると予想されます。より高速な速度、より低い供給電圧、そしてより高いチャネル損失は、DDR5のPCBレイアウトと設計において厳格なマージンと許容誤差を生み出しますが、DDR5チャネルの信号整合性は一般的な信号整合性メトリクスを用いて評価することができます。この分野には取り上げるべきことがたくさんありますが、この記事では、DDR5における信号整合性を確保するための重要なDDR5 PCBレイアウトおよびルーティングガイドライン、およびDDR5チャネルにおける重要な信号整合性メトリクスに焦点を当てます。 DDR5アイダイアグラムとインパルス応答 DDR5チャネルの信号整合性を調べるために使用される重要なシミュレーションには、アイダイアグラムとインパルス応答の2つがあります。アイダイアグラムは、シミュレートすることも、測定することもできますし、終端されたチャネルでのインパルス応答も同様です。どちらもチャネルが単一ビットおよびビットストリームを伝送する能力を測定し、チャネルの解析モデルが因果関係の観点から評価されることを可能にします。以下の表は、これらの測定/シミュレーションから得られる重要な情報をまとめたものです。インパルス応答アイダイアグラム測定内容単一ビット応答ビットストリームへの応答測定から判断できること - チャネル損失 (S21) -

Thought Leadership IoT製品におけるDC-DCコンバーターのEMIを抑制するためのいくつかの技術このリチウムイオンバッテリーは、安定した電力を提供するためにスイッチングレギュレータに接続されている可能性が高いです。さまざまなソースからのIoTデバイスのEMI感受性を抑制することは、新製品が設計通りに動作することを保証する上で重要です。同様に、EMC規制に準拠させたい場合、IoT製品は不要な放射を制限するべきです。次の製品からの放射EMIのさまざまなソースの中で、デバイス自体内のEMIも信号および電力の整合性の問題を防ぐために制御されるべきです。 IoTデバイスの電源は、特にMHzスイッチング周波数で一般的に動作するスイッチングDC-DCコンバーターの場合、放射および伝導EMIの問題のあるソースになり得ます。おそらく、ボードで複数のDC-DCコンバーターを扱うことになるでしょう。これらのコンバーターからのEMIは、ノイズをフィルタリングし受信機を隔離するための重要なステップが実施されていない場合、無線受信機に干渉する可能性があります。レイアウト中にDC-DCコンバーターのEMIを減らし、IoT PCB内の他の敏感な回路を放射および伝導EMIから保護するために取ることができるいくつかの基本的な設計ステップがあります。それはあなたのスタックアップから始まりますほとんどの信号整合性および電力整合性の問題と同様に、DC-DCコンバータのEMI削減は適切なスタックアップ設計から始まります。IoTデバイス用の機能満載のボードは、ルーティング、電源およびグラウンドプレーン、およびボード表面のコンポーネントに十分なスペースを提供するために、最小6層のボードを使用することが多いでしょう。層の数よりも、さまざまな層の配置が重要です。新しい携帯電話は、より大きなバッテリーのための追加のスペースを提供するために、すべてフレックスまたはリジッドフレックスになっています。 DC-DCコンバータ回路が表面層に配置されるため、表面層の直下にグラウンドプレーンを含め、できるだけ大きくする必要があります。これにより、表面層の他の信号に対しても、低ループインダクタンスを持つ適切な参照平面が提供されます。古いDC-DCコンバータのデータシートの中には、出力インダクタの前の出力トレースの周りのグラウンドプレーンの一部を切り取ることを推奨しているものがあります。これは、低いスイッチング周波数を使用し、より高い信号レベルで動作する古いコンバータにとっては問題ないかもしれませんが、新しいIoT/モバイルデバイスのEMIの観点からは良くありません。内部レイヤーでは、十分な面間キャパシタンスを提供するために、電源プレーンをグラウンドプレーンの隣に配置します。この配置は、適切に配置されたデカップリングキャパシタと合わせて、電源バス上のリンギングを減少させるのに役立ちます。これにより、内部レイヤーでのストリップラインルーティングも可能になります。レイヤー配置でのシールディングを活用することに加えて、スタックアップ設計における目標は、 PDNインピーダンスを可能な限り低くすることで、リンギングからのEMIを抑制することです。隔離隔離には、距離とシールディングの2つの形態があります。高電流出力を持つスイッチング電源を接地されたシールディング缶で隔離することは、近くの大きなループインダクタンスを持つデジタル回路で意図しないスイッチングを誘発する放射EMIを防ぐための明白な解決策です。バッテリーで動作し、電力を節約して使用しているIoT製品では、シールディング缶が必要ないかもしれません。あまり強くない伝導ノイズはフィルタリングできます（これは出力キャパシタの一つの用途です）。代わりに、基板内の重要な機能ブロックを、異なるエリア間に接地された銅プールまたはビアフェンスで分離することができます。ビアフェンスは通常、単一の波長（通常はスイッチングレギュレータの膝周波数に対応する周波数）で放射EMIを抑制するために最適化されていることに注意してください。無線受信機との干渉から放射EMIを抑制することが目標である場合、受信回路をコンバータから遠ざけて配置する必要があります。コンバータはいくつかの放射放出を生じるかもしれませんが、これらの放出の強度は、受信機がコンバータから遠く離れた場所にある場合、受信機で低くなります。スマートフォンのPCBでのシールド適切なコンポーネントを選択する DC-DCコンバータ回路のコンポーネントは、EMI抑制を提供する上で重要な役割を果たします。レギュレータのPWM信号の膝周波数よりも高い自己共振周波数（高い）を持つキャパシタを使用する必要があります。これにより、望ましい容量性インピーダンスを供給できるようになります。また、インダクタも磁場をより良く閉じ込めるために、シールドされたタイプを使用するべきです。大手ICメーカーは、小型フォームファクターと手頃なコストで低EMI