Mobile menu
シグナルインテグリティ
ホーム シグナルインテグリティ

シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
フィルターをクリア
PCBでリンギングが発生する理由とその解決方法 PCBでリンギングが発生する理由とその解決方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 最初の電気工学ラボで、スイッチの出力をデバウンスするための回路を作りました。オシロスコープの画面で、最初のガタガタした信号とその後のデバウンスされた出力を見たのを覚えています。生活の中でこんなに害のないものが、そんなに 面倒になるなんて、心の底から不安に感じました。それが、信号ノイズやアーチファクトに対する苦しみの始まりにすぎないことを、1年生の私が知らなかったのは、幸運でした。リンギングは、製品性能について特にイライラさせられる効果の1つです。 リンギングとは何か? PCBや他の電子システムでは、リンギングとは、オシロスコープで見ると池の上のさざ波のように振動する電圧出力または電流出力のことです。その振動は、電源オンやスイッチ切り替えなど、入力信号の突然の変化に対する反応です。 多くの場合、振動によって出力信号は、上限と下限の両方で許容範囲を外れ、徐々に滑らかになります。振動が許容範囲内に収まるのにかかる時間を、整定時間と呼びます。 出力信号の独特の形のため、リンギングを時々「リップル」と呼びます。ただし、普通、リップルは、ACスイッチト電源を使用し、電源が、適切にまたは十分にAC波形を抑制しない場合の出力を特に指します。 リンギングの原因は? リンギングの源は、電源の他に、トレースが「長い」か短いかによって異なります。 一般的な目安では、デジタル回路で、（負荷までと戻りの）ラウンドトリップ伝搬時間が、信号立ち上がり時間と同等の場合、トレースは「長い」と考えられます。ストリップラインまたはマイクロストリップの作業をしている場合、少し複雑になるので、経路長および、リンギングなどの伝送路効果を最小化する出発点として Glen Dash のページを推奨します。 長いトレースと短いトレースに戻ります。トレースが短い場合、リンギングの原因は、寄生インダクタンスや寄生容量です。パルスまたは入力の突然の変動によって、寄生コンポーネントが、その固有振動数で共振し、出力にリンギング効果が現れます。長いトレースでは、リンギングの原因は、インピーダンスのミスマッチによる信号反射である可能性がより高くなります。 信号ノイズで、大学生の私は過度に不安を感じましたが 業界に入れば、信号ノイズが破滅的結末をもたらす場合もあります。 リンギングがシステムにどう影響するのか? ノイズの多いオシロスコープのために実存の危機に苦しむ、ということがなければ、素晴らしいことです。セラピーの費用がずっと少なくてすみます。それでも、リンギングは、あなたの人生や製品設計にネガティブな影響を及ぼす可能性があります。 EMIの増加: リンギングは、ノイズや干渉を生成する可能性があり、また、しばしば生成します。そのEMIは、基板に拡散または伝導し、さまざまな性能問題の原因となります。 電流フローの増加 記事を読む
PCB設計者のRick Hartley氏: シグナルインテグリティーと高速設計の第一人者 PCB設計者のRick Hartley氏: シグナルインテグリティーと高速設計の第一人者 1 min OnTrack 駆け出しの頃、マイラーテープを使った手作業でPCB設計進めるHartley氏 Judy Warner: まずは、ご自身の職歴とこれまでに手掛けられた製品について教えていただけますか？ Rick Hartley: 私は1965年、20歳のときにエレクトロニクスの世界に入りました。最初の数年間は研究開発部門の技術者として働きながら、夜間学校に通って電気工学を学びました。それからしばらくしてフィールドサービスに異動になり、その数年後に「設計者」としてエンジニアリング部門に配属されました。当時の「設計者」は、回路そのもの以外の、回路基板、パッケージング、ワイヤーハーネス、ケーブルなど、製品に使用されるものは何でも設計していました。数年間で設計に関する十分な知識を身に付けた後は、EEとして数年間、電気回路の設計を行いました。 ある日、上司がやって来てこう言いました「君にPCB設計の経験があるのはわかっているが、実は回路基板の仕事が山積みなんだ。これからの6か月間は、回路設計と回路基板の設計を半々で進めてもらえないかい？」私は「わかりました」と答えました。そして、その6か月が過ぎて気付きました。私は回路設計よりも回路基板の設計のほうが好きだったのです。そこで私は回路設計から回路基板の設計に戻ることに決めました。これを聞いたたくさんの設計者は、私の頭が少しおかしくなったのだと考えたようです。 Rick Hartley Warner: 間違いないでしょうね！そんなふうに考える設計者はなかなかいません。 Hartley: そうですよね。彼らには「君はかなりのマゾヒストだ」と言われました。ところが、私にとっては本当に回路設計よりも回路基板の設計のほうが楽しかったのです。ですから、自分で異動を決めたのです。幸運なことに、同じ領域での異動だったため、給料は下がりませんでした。その後、別の会社に転職しましたが、ラッキーなことに引き続きEEレベルの給料をもらっていました。私にとってはよい結果になったわけです。 Warner: では、これまでにどのような製品を手掛けられましたか？ Hartley: これまでに手掛けた製品ですか…駆け出しの頃は、大半が工場の床用の産業制御装置でした。製品に使われるものを制御するために閉ループフィードバックシステムを使用する装置ですが、たとえば製造中のプラスチックを測定したりしていました。樹脂と空気を混ぜる分量を制御して正しく分配されるようにし、すべての材料の厚みと混合が適切になるようにするのです。基本的には、製造されるプラスチックを測定して、その流れを制御するのが仕事でしたが、こうした作業は紙などのあらゆるものを使って進めていました。おそらく、仕事を始めてから17年間くらいはこの分野に従事していましたが、1980年代に入ってからはコンピューターの設計に移りました。 Warner: 当時のことはよく覚えています。—パソコンや周辺機器向けの電子機器が急増しましたね。 記事を読む
PCBレイアウトソフトウェア比較に最も重要な機能 PCBレイアウトソフトウェア比較に最も重要な機能 1 min Thought Leadership 掘り出し物を見つけようと思って、中古車販売店に行ったことがありますか? 整備工でもなければ、ほとんど不可能です。私の場合、値段を除いて、自分にはほとんど同じに見える2台の車から選ぶことになりました。安い方を選んで、近くの整備工場に持って行くと、ぽんこつを選んだことが分りました。PCB設計ソフトウェアを選ぶときにも、同じ気持ちになることがあります。無料のプログラムを使用して、または中級のプログラムを購入して、自分が必要とするものには、ほど遠いことが分ったときです。電子設計自動化（EDA）ツールを決める前に、基板の設計に必要な高度な機能をサポートするか、確認する必要があります。また、自分特有のニーズに合うようカスタマイズできる統合環境で、これらの全ての要素が利用できることも重要です。 探すべき機能 私は、値段だけで車を選びました。もう一方の車と見た目は同じなのに、数千ドル安かったのです。結局、値段相応だと分りましたが、このことは、ECADソフトウェアにも当てはまります。たぶん、PCBの設計に、より安い、できれば無料のソフトウェアを使用したいと考えるでしょう。オプション機能の足りない点が、安い類似ブランドの問題点です。PCB設計が複雑になるにつれて、これらの「オプション機能」が必要になってくるのです。設計プログラムを選ぶ際に探すべきものをいくつか示します。 基板サイズ - これは当然ですが、挙げておきます。無料ツールの多くでは、基板スペースが厳しく制限されています。ソフトウェアが、回路に十分なスペースをサポートしているか確認してください。 高度なビア設計 - 高密度相互接続（HDI）基板や高速基板などを設計している場合、これは非常に重要です。 ブラインドビアやベリードビア 、 ビアインパッド（VIP） 、 マイクロビア 、 バックドリル加工 などの使用が必要になります。これらの機能のサポートは、低価格帯のソフトウェアには含まれない場合があります。必要であれば、利用できることを確認してください。 レイヤーの数 - 記事を読む
各種の高周波伝送ラインの長所と短所 各種の高周波伝送ラインの長所と短所 1 min Thought Leadership デートというのは面倒なものです。私は、相手かまわずデートしたり、とにかく早くデートしようとする試みに失敗した後で、オンラインのデートを試すことにしました。年齢の合う魅力的な女性を見つけ、デートの準備をしましたが、約束の場所に到着したとき、騙されていたことに気付きました。相手は写真とはまったく違う人だったのです。言うまでもなく、デートは失敗しました。それ以来、機会に飛びつく前に、デートとオンラインの出会い系サイトについてもう少し詳しく調査することにしました。オンラインのデートサイトとその所有者の複雑さついて詳しく調査したくなるかもしれませんが、その時間はほどほどにして、私たちにとって最も重要な相手であるPCBにも時間を振り分けるようにしましょう。近い将来において設計者に特に重要になると思われるのは、高周波伝送線路（TL）です。従来は、伝送線路の複雑な問題は、最新の回路を設計する人々に任せておけば十分でした。しかし現在では、ごく普通のエンジニアも、高周波アプリケーション用の基板を設計するようになっています。高周波アプリケーションは ますます一般的に なりつつあり、この傾向はますます強まるでしょう。私はデートについては詳しくありませんが、最も一般的な3つのTLである、マイクロストリップ、ストリップライン、共平面形線路（CPW）の基礎と応用について解説しましょう。 マイクロストリップ マイクロストリップ は最も基本的なTLで、言うなればありきたりの「夕暮れの浜辺を散歩しよう」というような提案です。この種のTLは一般に、基板の上に銅のストリップを1つ以上配置し、その下にGNDプレーンを設ける構造です。この方式は、オンラインデートのプロフィールのように非常に 製造が簡単 です。また、設計やモデルも簡単に行えます。デートの関係も、高周波電磁波伝送と同じくらい予測しやすければ問題はないのですが。 マイクロストリップの電磁（EM） 放射パターン から、電場のほとんどは基板に封じ込められることが分かります。同時に、わずかな部分がストリップの上へ放射されます。マイクロストリップのオープンな上部から放射される部分は、伝送における放射損失となります。 オンラインデートが一般的なのは、他の人たちと無線でつながることができるためです。マイクロストリップが一般的なのも同様の理由からで、このために パッチアンテナ に使用されます。比誘電率（Dk）が低く、比較的厚い基板と組み合わせると、優れたアンテナを実現できます。ただし、RF周波数帯からマイクロ波へ、さらにそれより短い波長へ移行すると、TLの有用性は減少します。マイクロストリップは、周波数が高くなるほど 基板のDk をエミュレートするようになり、損失が非常に大きくなります。 比較的低い周波数を使用し、面倒な問題なしに使用できる導体を希望する場合、マイクロストリップが理想的なTLです。 伝送線路といっても、このようなものは設計で使用できません。 ストリップライン 多くの出会い系サイトでは、過去に火事に遭ったので防護壁の影に隠れているような人々が見つかります。 記事を読む
高速PCB設計でシグナルインテグリティを維持するための差動ペア配線 高速PCB設計でシグナルインテグリティを維持するための差動ペア配線 1 min Thought Leadership 配線の状態が良好でない高速信号 私は過去に、お見合いをしたことがあります。ところが、見知らぬ相手の女性は遅刻の常習犯でした。時間通りにレストランに到着した私は20分ほど待った後に、約束をすっぽかされたのだと考えました。もう待つのはやめようと思ったとき、デートの相手が現れました。彼女の到着があと5分遅ければ、私たちが出会うことはなかったでしょう。高速PCBの設計でも、これと同じようなことが起こり得ます。それは、差動ペアが正しく配線されていない場合です。片方の信号が然るべき場所に到着しても、もう片方の信号が現れなければ万事休すです。デートをすっぽかされた信号の気持ちが傷つくことはないとはいえ、シグナルインテグリティーが低下したり、回路がまったく機能しなくなったりする問題が発生します。高速信号のための信頼できる橋渡し役として、双方が予定通り出会えるように配線を行う必要があります。 差動配線に関するヒントとテクニック その後も私たちはデートを重ねましたが、私は相手が時間を守れるようにするためにいくつかのトリックを使いました。相手を騙すことは道徳的に議論の余地があるでしょう。ただし、このトリックの対象が差動ペア信号であれば、時間厳守を徹底させることでシグナルインテグリティーを確保できます。下記のヒントを参考にして、タイミングを踏まえた差動ペア配線を行いましょう。 等長配線: 等長配線は差動ペア配線の最優先事項でしょう。片方の信号を放置したまま、もう片方だけで作業を進めるのは厳禁です。差動ペアの配線長が一致しないと、タイミング差によって相殺的干渉が発生し、シグナルインテグリティーが低下してしまいます。デートの相手の身長に対する好みが人によって違うのと同じように、配線長の不一致に対する耐性はそれぞれの回路によって異なります。設計を開始する前に、差動ペアを比較して、配線長の不一致に対するそれぞれの耐性を確認してください。 並行配線: 差動ペア配線では並行配線が最善策です。並行配線はEMIを解消するだけでなく、等長配線にも役立ちます。 電気的なクリアランスと沿面: 人間で言えば、今の恋人と昔の恋人に相当するように、それぞれ差動ペアはできるだけ近接させないことが肝心です。近接して配線した複数の差動ペアは、必ずマイナスの影響を及ぼし合います。十分な距離を保ことで、優勢度に関する衝突とEMIを最小限にすることができます。 差動ペアは、EMIの影響を受けやすいコンポーネントにも近接させてはなりません。この距離はクリアランスと沿面の両方で測定されるものです。回路の クリアランスと沿面の要件は、さまざまな方法を使って満たすことができます。 差動ペアをこのように配線しないこと 鋭角は厳禁: 差動ペアは方向を一切変えることなく、まっすぐに配線することが最善です。とはいえ、PCBのレイアウトがそれを許さないこともあるでしょう。女性のなかにはなめらかな体型の男性を好む人もいますが、差動ペアは「必ず」なめらかなカーブを好みます。カーブが鋭角になると、はるかに多くのEMIが発生するため、方向を変える場合は45度以内にすることが望ましいでしょう。EMIはカーブの内側と外側で発生し得るため、これを両方で考慮に入れることが重要です。 ビア: 一度に複数の恋人がいるのは、褒められたものではないでしょう。それと同じように、たくさんのビアを使うのも得策ではありません。ビアの配置は、シグナルインテグリティーの低下がわずかな場合にしか保証されません。ビアを使い過ぎるとシグナルインテグリティーが大幅に低下し、差動ペアで破壊的な反射が発生する恐れがあります。 PCBでビアを使わざるを得ない場合は、必ずスタブ長を短くするか、スタブのバックドリルを行ってください。ビアスタブは開口部のある伝送線路として機能するため、 信号反射が増加します。スタブ長によっては、信号が180度の角度で差動ペアに反射され、有効な反射が無効になることもあります。スタブのマイナスの影響を抑制するための一番の方法は、ブラインドビアまたはベリードビアを使用するか、ビアスタッズにバックドリルを行って、スタブ長を最小限にすることです。ただし、これらの方法はすべて製造コストを引き上げるため、予算が厳しい場合は距離を離した基板層でビアを接続するとよいでしょう。8層の基板では、1～7の接続に1～2の接続よりも短い未使用のスタブを使用します。 また、ビアが原因で発生する信号遅延量も一致させることが重要です。これについては、差動ペアの各伝送線路で同じ数のビアを使用するか、ビアが足りないほうの伝送線路に相応の蛇行配線を追加することで対処できます。誰もデートの邪魔者にはなりたくありません。すべてを均等に調和させるようにしてください。 記事を読む
高速設計プロセスにおけるシグナルインテグリティ分析の採用方法 高速設計プロセスにおけるシグナルインテグリティ分析の採用方法 1 min Thought Leadership 設計が複雑になるにつれて、信号整合性の問題のリスクが高まります。設計プロセスに信号整合性シミュレーションを採用することで、リスクを軽減し、リソースを保護することができます。さらに詳しく読んでみましょう。 現実の信号の動作は、大学で教えられる理論的な応用とはしばしば大きく異なり、その結果、理論から実践への移行は予測不可能な結果につながることがよくあります。信号は損失、クロストーク効果、反射、スキン効果など、さまざまな方法で乱される可能性があります。これらの信号の乱れは、しばしば高額な代償を伴う深刻な影響を引き起こす可能性がありますが、そもそもこれらの問題をどのように回避できるのでしょうか？ リスクとは何か？ 信号の歪みに関連するリスクと結果は、原因によっていくつかあります。例えば、反射の問題を見てみましょう。信号は送信機から受信機に送られますが、受信機のピンでエネルギーのオーバーフローが観察されることがあります。これは下の図1で示されています。 図1 - 受信機のピンから観測されるエネルギーのオーバーフロー この効果を観察するとき、チップを焼損させる可能性のあるオーバーシュートや、デバイスを二回切り替える可能性のあるアンダーシュートなど、信号のさまざまな歪みが見られます。この状況では、デバイスを再び切り替える可能性のあるリングバックにも注意を払うべきです。どちらの場合もリスクは高く、以下を含みます： プロトタイプと再設計のための追加コスト。 製品が市場に出たときに機能しないシステム。 顧客から返品された際の修理または交換。 では、設計で信号整合性の問題を避けるにはどうすればよいでしょうか？物理的なプロトタイプを必要とせずに、初期開発段階で信号整合性を分析する方法があったらどうでしょうか？ Altium Designer®での信号整合性分析 Altiumには、ボード上の信号の乱れや歪みを検出するのに役立つ信号整合性分析ツールが含まれています。これは、設計プロセスの早い段階で信号の問題を検出するのに役立ち、レイアウトを行う際により良い判断を下すことができます。ボードが完成し、ルーティングとすべての銅領域が配置された後、ポストレイアウト分析を利用して、信号の実際の乱れを確認することができます。 信号整合性分析によるリスクの軽減 設計が時間とともに複雑になるにつれて、設計内の信号の乱れの危険性が高まります。Altiumの信号整合性シミュレーションを活用することで、高速アプリケーションの複雑さをうまくナビゲートすることが容易になります。 設計フローに信号整合性シミュレーションツールを導入する方法についてもっと学びたいですか？無料のホワイトペーパー 高速設計プロセスにおける信号整合性の採用を今すぐダウンロードしてください。 記事を読む
バックドリルで解決 - PCB上の信号歪みを減らす方法 バックドリルで解決 - PCB上の信号歪みを減らす方法 1 min Thought Leadership 年月を経るにつれて、エンジニアはプリント基板のバックドリル設計において、高速デジタル信号の整合性を歪ませる可能性のあるノイズに対処するためのいくつかのアプローチを開発してきました。そして、私たちの設計が新たな境界を押し広げるにつれて、新しい課題に対処するための技術の複雑さも増しています。今日、デジタル設計システムの速度はGHzに達しており、これは過去よりも顕著な課題を生み出しています。エッジレートがピコ秒単位である場合、任意のインピーダンスの不連続性、インダクタンスの乱れ、または寄生容量は、信号の整合性と品質に悪影響を及ぼす可能性があります。信号の乱れを引き起こすさまざまな原因がありますが、特に見過ごされがちな一つの原因はビアです。PCB信号の歪みを減らす方法についての詳細は、以下をお読みください。 シンプルなビアの中の隠れた危険 高密度インターコネクト（HDI）、多層カウントプリント基板、厚いバックプレーン/ミッドプレーンでは、ビア信号がジッターの増加、減衰、および高いビットエラーレート（BER）に苦しむことがあり、これにより受信側でデータが誤って解釈される可能性があります。 たとえばバックプレーンとドーターカードを例に取りましょう。インピーダンスの不連続に関しては、回路基板において焦点はしばしばそれらとマザーボードとの間のコネクタにあります。通常、これらのコネクタはインピーダンスの面で非常によくマッチしているものの、実際の不連続の原因はPCBデザインのビアです。 データレートが増加するにつれて、スルーホール（PTH）ビア構造によって導入される歪みの量も、通常、関連するデータレートの増加よりも指数関数的に高い割合で増加します。例えば、6.25 Gb/sのデータレートでのPTHビアの歪み効果は、3.125 Gb/sでのそれの2倍以上になることがよくあります。 最後に接続された層を超えて底部と上部に不要なスタブが存在することで、ビアは低インピーダンスの不連続として現れます。エンジニアがこれらのビアの余分な容量を克服する一つの方法は、その長さを最小限に抑えてそのインピーダンスを減らすことです。ここでバックドリリングが登場します。 長いビアスタブの信号歪み [1] バックドリリングでバックアップする バックドリリングは、ビアスタブを取り除くことでチャネル信号の整合性を最小限に抑えるために、広く受け入れられているシンプルで効果的な方法として使用されてきました。この技術は、従来の数値制御（NC）ドリル装置を使用する制御深度ドリリングとして知られています。そして、この技術はバックプレーンのような厚い基板だけでなく、あらゆるタイプの回路基板に適用できます。 バックドリリングプロセスには、不要な導電性スタブを取り除くために、元のビア穴を作成するために使用されたドリルビットよりもわずかに大きな直径のドリルビットを使用することが含まれます。このビットは通常、プライマリドリルサイズよりも8ミル大きいですが、多くのメーカーはより厳しい仕様を満たすことができます。 バックドリリング手順が近くのビアによってトレースやプレーンをドリルスルーしないように、トレースとプレーンのクリアランスが十分に大きい必要があることを覚えておく必要があります。トレースやプレーンをドリルスルーするのを避けるためには、10ミルのクリアランスが推奨されます。 一般的に、バックドリリングによるビアスタブ長の減少は多くの利点をもたらします。これには以下が含まれます： 決定論的ジッターを桁違いに減少させ、BERを低下させる。 インピーダンスマッチングの改善による信号減衰の減少。 スタブ端とチャネル帯域幅アンプからのEMI/EMC放射の減少。 共振モードの励起とビア間クロストークの減少。 連続積層よりも製造コストを低減しつつ、設計およびレイアウトへの影響を最小限に抑える。 記事を読む