シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

Filter

見つかりました

Sort by

6層スタックアップ EMC

EMC向上のための6層PCBスタックアップの設計 1 min Blog 6層のPCBは、高いネット数と小さいサイズを持つ様々なアプリケーションにとって、経済的で人気のあるスタックアップです。大きなボードは、4層のスタックアップで十分機能することがあり、信号層を犠牲にしてボードの各側間の隔離を確保できます。適切な6層スタックアップを使用すると、異なる層間のEMIを抑制し、高いネット数を持つファインピッチコンポーネントを収容できます。しかし、4層または8層のスタックアップを使用する方が理にかなっている場合もあり、この判断をするためには、ボード内のプレーン層の機能を理解することが役立ちます。電源、グラウンド、信号プレーンはいくつ必要ですか？この質問への答えは非常に重要であり、実際にはボードのアプリケーションに大きく依存します。限られたスペースで密度の高いボードをルーティングしているが、すべてが低速またはDCの場合、2つのプレーン層と4つの信号層で十分なことがよくあります。しかし、その場合、創造的なレイアウトとルーティングで層数を4層に減らすことがよくあります。 EMIへの感受性を大幅に減らす必要がある場合、代替のスタックアップを使用し、より多くの電源/グラウンド層と少ない信号層を選択するべきです。これがデジタルボードまたは混合信号ボードである場合、信号を平面層に対して配置し、密接に配置された電源/グラウンド平面ペアを使用することで、EMI問題を引き起こすことなくボード全体に自由にルーティングするための柔軟性を得ることができます。シールド缶のような不格好な解決策を必要とせずに、ボードの周りにさらにグラウンドを追加することも、大きな遮蔽効果をもたらすことができます。デジタル信号とアナログ信号を混合する場合、高周波と低周波の信号を混合する場合、またはこれらのすべての組み合わせの場合でも、6層PCBスタックアップの創造的な使用が可能です。ある時点で、より大きなボードやスタック内の層を増やす（またはその両方！）必要があるかもしれません。6層PCBスタックアップのための多くの信号/平面層の組み合わせがありますが、以下にいくつかの一般的なものを示します。 6層PCBスタックアップの例これを念頭に置いて、いくつかの6層PCBスタックアップの例を見てみましょう：信号+電源/グランド/2信号層/グランド/信号+電源この6層PCBスタックアップの例は、内部層の低速トレースを外層のトレースから遮蔽する人気のあるエントリーレベルのオプションです。また、固体平面への密接な結合もあります。信号は、直交している限り、低周波数/遅い切り替え速度で、または内部層を通してルーティングできます。私は、互いおよび内層の低速/周波数トレースからそれらを遮蔽するために、高速デジタルおよび/またはアナログ信号を外層にルーティングするでしょう。以下に例を示します。これについては、アナログとデジタルを内層で混在させないでください。ただし、ボードの異なる領域にそれらを分離できる場合を除きます。しかし、デジタルとアナログのセクション間に分離が必要なその種の状況では、内部平面を持つ4層スタックアップで何とかなるかもしれませんし、創造的なレイアウト/ルーティングを行うか、または4層で好まれるSIG+PWR/GND/GND/SIG+PWRの配置を使用できます（ガイドラインについてはこちらを参照）。このタイプのスタックアップでは、レイヤー2を電源プレーンレイヤーにしないでください、また、L3+L4で平行にブロードサイド結合ペアを試みないでください。代わりに、信号レイヤー上でPWRをルーティングします。これに伴う主な問題は、電源とグラウンドプレーンレイヤー間のインタープレーン容量の欠如と、L1からL5への高インダクタンスのリターンパスです。これらのプレーンレイヤーが分離されているため、L1上の信号の予測不可能なリターンパスを補償するために、より多くのデキャップとグラウンドリターンビアが必要になります。この理由から、これらのボードは、正確なリターンパスの予測と追跡を必要としない電力またはDCシステムでのみ使用すべきでしょう。信号/GND/PWR/GND/信号/GND この6層PCBスタックアップの例は、高速信号に多くのデカップリングを提供する必要があるが、信号用に3層分の密度が必要でない基板にとって良い非対称スタックアップです。一つの例は、高速（L1）と低速（L5）の信号の混在で、これらは互いに隔離され、密接に配置されたPWR+GNDプレーンペアが高速電力整合性をサポートするための高いデカップリングを提供します。内部信号層は、2つのグラウンドプレーンの間に封入されるため、表面信号層から遮蔽されます。また、固体導体が効果的な遮蔽を提供するため、内部信号層がEMIの干渉を受けるのを抑制するのにも役立ちます。電源とグラウンドプレーンは、高速デジタルデバイスのための効果的なデカップリングを提供するために、おそらく密接に配置されるでしょう。このスタックアップの主な問題点は、下層のグラウンドを切り取って部品を配置するスペースを作らない限り、上層にのみ簡単に部品を配置できることです。つまり、基本的には片面基板を構築していることになります。これは製造にとって高価な提案であり、内部信号層へのビアを配置するために多くのドリリングが必要になります。これは、4層または8層のPCBスタックアップの利点を強調しています。8層スタックアップでは、内部層に隣接する電源/グラウンドの同様の配置を作成しながら、内部ルーティングや下層の部品/ルーティングも収容できます。信号/グラウンド/電源/信号/グラウンド/信号

制御が必要なルーティングインピーダンス

制御が必要なルーティングインピーダンス 1 min Blog 制御インピーダンスルーティングの設計アプローチは、高速PCB設計の重要な要素であり、PCBの意図した高速性能を確保するためには、効果的な方法とツールを採用する必要があります。したがって、PCB内のルートを慎重に設計しない限り、インピーダンスは制御されず、トレース全体を通じて点から点へとその値が変動します。そして、PCBのトレースが高周波数で単純な接続のように振る舞わないため、インピーダンスを制御することで、信号の完全性を保持し、電磁放射の可能性も減少させます。制御インピーダンスを決定するものは何か？ PCBのインピーダンスは、その抵抗、導電率、誘導性および容量性リアクタンスによって決定されます。しかし、これらの要因は、基板構造、導電性および誘電体材料の特性、導体の構造および寸法、および信号リターンプレーンからの分離、ならびに信号特性の機能です。基本的なレベルでは、トレースインピーダンス値はPCB構造から決定され、これらの要因によって生成されます：誘電体材料（コア/プレプレグ）の厚さ材料（コア/プレプレグ、はんだマスクまたは空気）の誘電率トレース幅と銅の重さ高周波を見ると、インピーダンスは銅の粗さ（スキン効果の増加を決定する）や損失正接（誘電体の損失）によっても決まります。設計で最も滑らかな銅を使用しても、銅張り積層板やプリプレグに粗い表面を確保するために、PCB製造では粗面化処理が使用されます。どんな場合でも、銅の粗さは常に存在します！典型的な構成まず、典型的な構成を見てみましょう。トレース構成にはいくつかの広いクラスがあります：シングルエンド：デジタル信号やRF信号を単独で運ぶ孤立したトレース差動トレース：等しく反対の極性で一緒に駆動される2つのトレース非共面：トレースが配線されている同じ層に追加の銅がないトレース構成共面：トレースと同じ層に接地された銅プールが含まれるトレース構成多層PCBを検討する際、設計者はトレースの制御インピーダンスが平面（リファレンス）によって遮蔽されているため、トレースの両側の平面間の誘電体の厚さのみを考慮すべきであることを覚えておく必要があります。ここに最も一般的な構成の例をいくつか示します： Er = 材料の誘電率 H

差動信号が重要である理由

差動信号が重要である理由 2 min Podcasts はじめに差動信号は、ロジック部品および製品を接続するための主要な手段となり、PCIなどの並列バスアーキテクチャーの多くを置き換えました。差動信号がデジタル世界を支配している主な理由として、並列シングルエンド信号プロトコルよりはるかに高いデータ帯域幅を1対の配線で実現できることが挙げられます。ご存知の通り、インターネットは差動信号なくして成立しません。差動信号の例を以下に示します。 • USB • PCI Express • HDMI • Infiniband • SATA • 有線イーサネット • Hypertransport^® • LVDS

高速設計

高速 PCB 設計における EMI: 信号の立ち上がり時間を理解する 1 min Thought Leadership 高速設計についてもっと学び、高速PCBレイアウトにおけるスイッチング速度、立ち上がり時間、およびEMIの対処方法について理解しましょう。

1:06 HDI 設計の対応 1 min Videos

PCB ルーティングのヒント: BGA ファンアウトオプションをナビゲートします

PCB ルーティングのヒント: BGA ファンアウトオプションをナビゲートします 1 min Thought Leadership トムは会社で順調に昇進し、新しい副社長になりました。彼は一生懸命働き、関係を築き、会社についての知識を着実に構築してきました。残念ながら、トムはアクロニム病という深刻な病気にかかり、それが会社の重要部門に疫病のように広がりました。トムはどんなに努力しても、アクロニムを使わずにはいられませんでした。時には、彼の妻が彼が眠っている間にアクロニムで話しているのを聞くことがありました。残念ながら、アクロニム病の唯一知られている治療法は、1800年代半ばに旅行する詐欺師が販売していた、あいまいなエリクサーです。そのエリクサーは、見た目、一貫性、そして味が小川の水と同じでしたが、「CMRがTPSによって提供されるDERについて、FERC、NERC、RTOs、ISOsによって研究されている」と説明するあらゆる男性、女性、または子供を治すことができました。アクロニムは死なない — ただゆっくりと消えていくだけ PCBアセンブリの世界には、確かに略語の不足はありません。ボールグリッドアレイ（BGA）は、PCBデザイナーが集積回路への高密度接続を容易にルーティングできるようにします。表面実装技術（SMT）チップパッケージの下側が接続性を確立し、アレイの上側がフィールドプログラマブルゲートアレイ（FPGA）、アプリケーション特定集積回路（ASIC）、マイクロコントローラ、100ピン以上を持つマイクロプロセッサなどの集積回路（IC）にとって使いやすいパッケージを提供します。パッケージの底部にグリッドパターンで配置された各ピンは、はんだのボールを持つパッドを持ち、これがプリント回路基板内の対応する銅パッドに電気的接続を作り出します。ボールグリッドアレイは、デバイス内のリード長が短いため、低リードインダクタンスを持っています。 BGAは、クアッドフラットパックスタイルのパッケージの下だけでなく、BGAパッケージの周りにも接続を可能にすることでスペースを節約します。SMT技術が改善されるにつれて、メーカーはより良い熱的および電気的特性を持つさまざまなタイプのボールグリッドアレイを生産しています： BGAタイプ BGA略語 BGAコンポーネント特性成形アレイプロセスボールグリッドアレイ MAPBGA 低コスト低～中性能デバイス低インダクタンス簡単な表面実装小さなフットプリントプラスチック・ボール・グリッド・アレイ PBGA 低コスト

高速・高周波PCBにおける終端方法

高速・高周波PCBにおける終端方法 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者高速デジタルシステムを扱う際には、終端の話題が必ず出てきます。ほとんどのデジタルシステムには、少なくとも1つの標準化された高速インターフェースがあり、または高速なエッジレート信号を生成する高速GPIOが存在する可能性があります。高度なシステムには、通常、半導体ダイ上に適用される終端を持つ多くの標準化されたインターフェースがあります。実際に終端が必要かどうかを判断した場合、どの方法を使用すべきでしょうか？実際には、多くのデジタルシステムではデジタル通信のための標準化されたバスを多くのコンポーネントが実装しているため、離散終端器の適用は非常に一般的ではありません。しかし、高速I/Oを持つ高度なコンポーネントを扱っている場合、離散コンポーネントで手動で終端を適用する必要があるかもしれません。このような状況が発生するもう一つの例は、特定のプロセッサーや FPGAで時々使用される特殊なロジックです。最後に、RF終端の問題がありますが、これはデジタルシステムの終端とは非常に異なります。終端の適用時期と方法上述のように、離散コンポーネントで手動で終端を適用する必要があるケースは限られています。あなたのインターフェースにはインピーダンス仕様がありませんデータシートには、手動での終端が必要であると記載されていますインターフェース仕様では、特定の終端（例： DDR、イーサネットのボブ・スミス終端）が要求されます RFとデジタルのインピーダンスマッチングはやや異なります。全体的な目標は同じです：伝送線に送信された信号は、伝播中に最小限の損失を経験し、受信コンポーネントによって正しい電圧/電力レベルで登録されるべきです。以下の表は、デジタルとRFで使用される終端方法を比較しています：デジタルチャネル RFチャネル終端帯域幅広帯域終端回路が必要狭帯域終端回路が必要電力損失特定の場合にはある程度の電力損失が許容される通過帯域での電力損失はないことが望ましい適用範囲