チャネルインテグリティで何を仕様化すべきか：高速リンクのための実践的チェックリスト

多くのチームは、立ち上げ時になって初めてチャネルインテグリティの問題に気づきます。シミュレーションではきれいに見えていたアイが実機評価では閉じてしまう、データレート対応をうたうコネクタが実際のトポロジでは機能しない、あるいはスタックアップ変更によって誰も見込んでいなかったマージン低下が波及する、といった具合です。これらはいずれも、信号品質（SI）の不具合として表面化した仕様不備です。対策は、チャネルインテグリティを測定可能な要求事項の集合として、アーキテクチャに影響を与えられる十分早い段階で定義し、その要求事項を設計のあらゆるフェーズで検証することです。

重要なポイント

• チャネルインテグリティは、まず要求仕様の問題です。 マージンの成否は、トポロジ、スタックアップ、インターコネクトの選択で決まります。
• リタイマ、リドライバ、コネクタ、ケーブルは、それぞれチャネル予算の一部を消費します。 IL、RL、クロストーク、ジッタの数値で仕様化し、それらをリンクマージンに直接結び付けてください。 
• 測定計画はチャネル仕様の一部です。 フィクスチャ戦略とデエンベディングは、レイアウトを確定する前に定義しておく必要があります。 

チャネルインテグリティが実際に含むもの

高速チャネルとは、送信側ピンから受信側ピンまでの電気的経路全体を指し、パッケージのブレークアウト、ビア、リファレンスプレーン遷移、配線、コネクタ、ケーブル、さらに途中にあるあらゆるアクティブな信号補償要素を含みます。チャネルインテグリティとは、その経路が電圧、温度、プロセスばらつき、そして実環境のインターコネクト条件にわたって、目標ビット誤り率（BER）を満たせる能力のことです。トポロジ、部品、検証方法のすべてが成立していなければならず、結果は再現可能である必要があります。

経路内のあらゆる要素が、マージン予算の一部を消費します。そのうち一つでも仕様が不十分だと、問題は後工程で顕在化し、デバッグサイクルは高コストになります。この記事では、何を仕様化すべきか、どう仕様化すべきか、そしてシミュレーション結果と実験室での測定結果を一致させるために部品ベンダーへ何を要求すべきかを理解するための8ステップのプロセスを紹介します。さらに、各ステップに対応した実践的なチェックリストも提供します。

PCIe 7.0、800G Ethernet、USB4、Wi-Fi 7 がこれらの要求をどのように上流工程へ押し上げているかを詳しく知りたい場合は、高速規格は求める水準を引き上げ続けているをご覧ください。

ステップ1. 実際に構築するリンクを定義する

まず、要求仕様書と試験計画の両方に含める、簡潔なリンク定義ブロックから始めてください。

リンク定義チェックリスト

• 規格と目標速度（例：PCIe、Ethernet、USB4、または独自SerDes）。
• レーン数とレーンボンディングの想定。
• 到達距離とトポロジ。基板内のみ、基板間、ケーブル接続、またはフライオーバー。
• レイテンシ予算（特にリタイマを追加する可能性がある場合）。
• 想定される信号補償配置箇所での電力および熱制約。
• 環境および機械的制約（振動、保守アクセス）。

これらの判断が、以降のすべての選択に対する要求仕様のベースラインになります。早い段階で確定し、試験計画にも維持してください。

ステップ2. レイアウト開始前に予算を作る

チャネル予算は仕様の骨格です。希望的観測を、スタックアップ、コネクタ選定、信号補償計画で実際に満たせる具体的な数値へ変換します。

含めるべき予算項目

• 挿入損失（IL）の周波数特性。
• リターンロス（RL）の周波数特性。
• クロストーク目標：NEXT、FEXT、および必要に応じて混合モード指標。
• スキュー予算：ガラスクロス織りとコネクタの寄与を含む。
• モード変換目標。コモンモードエネルギーはしばしばEMIとして現れるためです。
• ジッタ予算の前提と、等化によってどの程度回復できると見込むか。

要求事項を予算項目とリファレンスプレーンで表現できないなら、それを明確に検証することはできません。

ステップ3. リタイマ：CDRが必要なときに何を仕様化するか

クロック・データ・リカバリ（CDR）が必要な場合、リタイマはチャネル内のリセットポイントを提供します。信号のクリーンなバージョンを再送信し、等化だけでは回復できないマージンを復元します。この機能には、事前に仕様化しておくべき設計上の制約が伴います。

リタイマ仕様チェックリスト

• 対応データレートとプロトコル。
• レーン数とレーンマッピングの柔軟性。
• レイテンシ（標準値および最悪値）。
• ジッタ耐性とジッタ伝達特性（デバイスがジッタをどのようにフィルタするか、または通過させるか）。
• 等化動作と制御：固定プリセットか適応動作か、またその設定・監視方法。
• 電源状態と熱特性。
• 必要に応じたリファレンスクロック要件。
• 信号経路要件：AC結合の前提、パッケージ引き出し制約、配線ガイドライン。
• モデル提供状況：該当する場合はIBIS-AMI、加えてリファレンス設計と評価資料。

注目のリタイマ

Broadcom BCM85667は、64 GT/s PAM4で動作する5 nm、16レーンのPCIe Gen 6およびCXL 3.1対応リタイマです。その製品概要には、対応データレート、分岐オプション、EQ制御、フットプリント互換性が記載されています。リタイマを評価・採用する際には、このレベルの仕様詳細が得られることを期待すべきです。

ステップ4. リドライバ：線形EQを使いたいときに何を仕様化するか

リドライバは線形等化と出力補償を提供します。クロック回復は行いません。このトレードオフにより、一般にレイテンシが低く統合も容易になりますが、著しく劣化したチャネルを回復させる能力は低くなります。 

リドライバ仕様チェックリスト

• 対応データレートと帯域幅。
• 等化範囲とステップサイズ。
• 出力振幅範囲とフラットゲイン制御。
• ノイズ特性と線形性。特に、信号とともにノイズも増幅する可能性がある場合。
• 入力感度とコモンモード処理能力。
• 設定インターフェースとテレメトリ。
• パッケージおよび引き出し制約。
• モデル提供状況とリファレンスレイアウト指針。

注目のリドライバ

Diodes’ PI3EQX32908ZRIEX は、5～32 Gbpsをサポートする8チャネルのPCIe 5.0線形リドライバで、チャネルごとにプログラム可能なEQ、出力振幅、フラットゲイン制御を備えています。SAS4およびCXLプロトコルにも対応します。 

ステップ5. チャネル部品としてのコネクタ

高速領域では、コネクタとそのランチ部がマージンの不釣り合いに大きな割合を消費することがあるため、他のチャネル部品と同等の厳密さで仕様化する必要があります。

コネクタ仕様チェックリスト

• 差動インピーダンス目標値と許容差。
• 嵌合ペアおよびPCBランチ部に対するILとRLの周波数特性。
• クロストーク特性とピンフィールド分離に関する指針。
• スタック高さオプションと公差スタックアップ。
• 嵌合回数と機械的耐久性の前提。
• PCBフットプリントとブレークアウト制約。
• Sパラメータ提供状況とリファレンス設計ガイダンス。
• インターフェースレベルでのセカンドソース計画。

注目のコネクタ

Molex Mirror Mezz 202828-1506は、404回路、2.50 mmスタック高さ、BGA実装に対応した雌雄同形の基板対基板メザニンコネクタで、差動ペアあたり最大56 Gbpsのデータレートをサポートします。Mirror Mezzファミリ全体で共有されるOCP推奨フットプリントを採用しており、Sパラメータデータ、フットプリント文書、流通情報をチャネルモデルやBOMレビューに紐付けることができます。 

ステップ6. ケーブルとフライオーバー：チャネル延長部を仕様化する

銅ケーブルアセンブリとアクティブ光フライオーバーは、いずれも基板上配線では実現できない距離までチャネルを延長できますが、解決する課題は異なります。銅ケーブルは、インピーダンス、シールド、曲げ半径の制約を持つ伝送線路として振る舞います。一方、光フライオーバーは誘電体損失を完全に回避できますが、電気-光変換、電力、熱、レイテンシに関する考慮が新たに必要になります。リンク予算が求める方式を仕様化し、検討する代替案については同等性能の定義も明確にしてください。

ケーブル仕様チェックリスト

• 差動インピーダンスとスキュー。
• 各端の遷移部を含むILとRLの周波数特性。
• シールド効果と接地方式。
• 曲げ半径とストレインリリーフ制約。
• 嵌合回数要件と保守アクセス。
• 必要に応じて、パッシブかアクティブかの動作。光フライオーバーの場合は、波長、光パワー予算、レイテンシ、レーンあたり消費電力も仕様化してください。
• 認定要件と承認済みケーブルリスト。

注目のアクティブ光フライオーバーアセンブリ

Samtec ECUO-B04-14-015-0-2-1-2-01 （FireFly ECUO）は、1チャネルあたり28 Gbpsの4チャネル全二重トランシーバ、または1チャネルあたり16 Gbpsの12チャネル送信機／受信機として利用できるアクティブ光フライオーバーアセンブリです。OM3マルチモードファイバ使用時には最大100メートルまで到達できます。PCB配線損失を完全に回避でき、Samtecの銅製フライオーバーアセンブリと同じマイクロコネクタシステムを使用するため、光と銅を切り替えてもフットプリントは同じままです。 

ステップ7. 低損失材料と銅箔：スタックアップを仕様に含める

より高帯域のリンクでは、スタックアップを管理された設計入力として扱う必要があります。チャネル仕様には材料目標値と許容範囲を含め、銅箔粗さと製造プロセス能力について何を前提としているかを明記すべきです。

材料およびスタックアップ仕様チェックリスト

• 対象周波数におけるDkおよびDfの目標値と許容変動。
• 導体損失が支配的な場合の銅箔プロファイル前提。
• 長い差動配線に対するガラスクロス織りとスキューのリスク管理。
• 環境条件または実装プロファイルが厳しい場合のTg、Td、Z軸CTE。
• 基板製造業者の能力前提：ドリルアスペクト比、位置合わせ精度、ビアフィル、積層回数。
• 積層材料システムを固定し、代替材料を使う場合は必ず明示的なレビューを要求してください。

注目の低損失積層材

PanasonicのMEGTRON 7およびIsolaのI-Tera MT40は、高速デジタルチャネルで使用される代表的な超低損失・極低損失ラミネート製品群です。これらの製品を、選定するラミネートに何を求めるべきかの基準点として活用してください。すなわち、安定した電気特性データ、プロセスに関するガイダンス、そして製造ノートに明確に固定できる製品アイデンティティです。

ステップ8：測定計画 ― 相関を目標にする

測定計画には、定義された基準面、治具、校正、およびデエンベディングが必要です。これにより、シミュレーション結果と実測データを曖昧さなく比較できます。IEEE 370-2020は、この作業における実用的な拠り所であり、50 GHzまでのPCBおよびインターコネクト特性評価に向けたデータ品質、治具に関する考慮事項、デエンベディングを扱っています。

測定計画チェックリスト

• 何を測定するか： インピーダンスプロファイル用のTDR、インターコネクト区間用のVNA Sパラメータ、そして定義されたポイントでのアイまたはジッタ。
• どこで測定するか： 基準面を定義し、名称を付ける。
• どのように校正するか： 校正方法とトレーサビリティを明記する。
• どのようにデエンベディングするか： 使用する治具とツールで実行可能な方法を選ぶ。
• どのように相関を取るか： シミュレーションと測定の整合に対する合格基準を定義する。

注目の測定プラットフォーム

Keysight PNA-X Network Analyzersは、900 Hzから67 GHzまでの周波数範囲（モデル依存）をカバーし、複数の内蔵ソース、Sパラメータおよびノイズ受信用機能を備え、インターコネクト特性評価とデエンベディング向けのKeysightのPLTSソフトウェアに対応しています。 

ワークフローにおけるOctopartの役割

チャネルインテグリティ関連部品は、真に置き換え可能な代替品が少ないことがよくあります。コネクタファミリ、特殊なコンディショニングIC、特定のケーブルアセンブリは、ビルドを停滞させる部品になり得ます。設計の柔軟性がまだ高い段階で、OctopartとBOM Toolを使って、次の3つを結び付けておきましょう。

• 部品番号と最新のライフサイクルステータス。
• 関連する補足資料：データシート、モデル、リファレンスデザイン。
• フットプリントやインターフェースが固まる前の代替製品とサプライヤオプション。

実際の部品データをチャネルモデルに早い段階で反映するほど、レイアウト段階まで持ち越される仮定は少なくなります。コネクタのSパラメータファイル、リタイマの製品概要、あるいはラミネートのDk/Dfテーブルは、プレースホルダや「後で確定する」という計画よりもはるかに価値があります。Octopartは、設計にまだ柔軟性があり、見つかった情報を吸収できる段階で、在庫状況の確認、データシートの取得、ライフサイクルステータスの確認を一か所で便利に行える手段を提供します。

リスピンを防ぐ規律

チャネルインテグリティは、アーキテクチャ、スタックアップ、インターコネクト選定の段階で下す一連の判断によって作り込まれ、その後、レイアウト前後にシミュレーション、測定、相関によって検証されます。その全体を貫く考え方は同じです。必要なものを定義し、それを数値で仕様化し、その数値を裏付けるデータを備えた部品を選び、レイアウトが固定される前に測定計画を書き上げることです。これを一貫して実践するチームこそが、リスピンを回避できます。