方法: インピーダンスマッチングと容量性負荷の終端 처리

AltiumのYoutubeチャンネルに注目している皆さんは、信号整合が熱い話題であり、多くの質問が寄せられていることをご存じでしょう。最近、視聴者から興味深い質問を受けました。それは容量性負荷の終端についてです。

インピーダンスマッチングや、任意の入力ケーブルのインピーダンスに合わせてトレースの幅を設計するための素晴らしいビデオがたくさんあることはわかりますが、容量性負荷にマッチングするにはどうすればいいのでしょうか？

現行世代のMOSFETやGaN HEMTは、この時点で100 ns未満のスイッチングが可能であり、そのため、電力デバイスのゲートにマッチングすることが将来的にはるかに大きな問題になると感じています…

以下で説明するように、純粋に容量性負荷という考えはある種の誤解です。確かに、コンデンサは存在しますが、すべてのコンデンサは非理想的であり、理論的な容量からのこの逸脱が、容量性挙動を示す負荷にインピーダンスマッチングする方法を決定します。この重要な相互接続設計の側面を見て、容量性負荷を終端することが実際に何を意味するのかを見てみましょう。

容量性負荷とは何ですか？

非常に単純に言えば、純粋に容量性の負荷は存在しません。少なくともリアクティブ電力の観点からは、コンデンサのバンクも真に「容量性」の負荷ではありません。電子機器、特にPCBでは、容量性であると見える負荷は、特定の周波数範囲でのみそう見え、容量は意図的に配置されたコンデンサによるものではないかもしれません。

代わりに、電子機器において、負荷が容量性であると言う場合、最も可能性が高いのは、コンポーネントのインピーダンス、具体的には入力インピーダンスを指しています。容量性の入力インピーダンスは一般に周波数が増加するにつれて減少し、電流が位相で電圧を先行させます。例としては以下のものがあります：

• RC回路や一部のRLC回路
• 集積回路のI/O
• MOSFETのゲート端子
• 伝送線上のスタブ（その長さと終端に依存します）
• インピーダンス整合ネットワーク

言い換えれば、その要素はコンデンサとして近似されますが、正確にそのように動作するわけではありません。これを念頭に置いて、容量性インピーダンスと終端が考慮される2つの主なケース、狭帯域アナログ信号と広帯域デジタル信号について探求しましょう。

アナログ信号

特定の周波数、または非常に狭い周波数範囲でのみ作業している場合、標準的なLCフィルタ回路を使用することをお勧めします。具体的には、2つのキャパシタまたはLフィルタが通常使用され、負荷インピーダンスの実部はゼロより大きくなければならないということが重要です。これは、実際の負荷が純粋にキャパシティブであるわけではないという事実を反映しています。

全体のインターコネクトに完全にインピーダンスマッチングを行うには、次のプロセスを使用する必要があります：

1. （負荷 + フィルタ）の等価インピーダンスを目標インピーダンスに設定するために必要なLCフィルタ回路を決定します。これは、直列/並列変換を行い、LおよびCの値を求めることで容易に行えます。
2. 標準式を使用して、特定の伝送線の入力端で見た入力インピーダンスを計算します。
3. ステップ2で計算した入力インピーダンスにソースインピーダンスを合わせます。

容量性負荷に使用される異なるインピーダンスは以下に示されています。通常、マッチングネットワークはLマッチネットワーク、または負荷とのπ配置におけるキャパシタ/インダクタのペアになります。設計者はマッチングネットワークでハイパスまたはローパス機能を選択し、回路解析を適用してZeqを得ます。

ステップ1は回路解析の基礎であるため、ここでは完全な説明を示しませんが、別の記事で取り上げるかもしれません。素晴らしいチュートリアルはこのリンク（3ページ目から）で見つけることができます。ステップ2では、ステップ1で計算した目標（等価）インピーダンスが、ステップ2の入力インピーダンス計算で使用される負荷になります。最終的に、ステップ3では、ソースインピーダンスを（ライン+フィルター）の入力インピーダンスにマッチさせるために、追加のマッチングネットワークを適用する必要があるかもしれません。

伝送線入力インピーダンスへのマッチング

上で述べたように、ソースは入力に合わせる必要があるかもしれません。つまり、線が電気的に短い線の限界よりもわずかに長く、残留不整合がある場合、（線 + フィルター）入力インピーダンスは伝送線の特性インピーダンスと大きく異なる可能性があります。したがって、必要な周波数で線の入力インピーダンスに合わせてソース出力インピーダンスを設定する必要があります。これは、別のマッチングネットワーク（下記参照）で行われます。これは、直列抵抗器として単純なものであることもありますが、伝送線を持つリアクティブ回路では、必要な周波数でのインピーダンスマッチングのためにLC回路を使用することも理にかなっています。

次のように考えるかもしれません：なぜ、実際の負荷インピーダンスが必要な場合に、任意の容量性負荷にマッチするためにインダクタとキャパシタのみを使用できるのでしょうか？実際は、負荷インピーダンスには非常に小さい実部があります。印刷されたコンポーネントや任意のインピーダンスであっても、負荷回路には回路のどこかに常にいくらかの寄生抵抗が存在します。これは、コンポーネントのリード、PCBのトレース、接続を作るためにPCBレイアウトで使用される他の構造物に発生します。

短い線

伝送線が短い場合、事はずっと簡単です。この場合、上記の入力整合ネットワークは必要ありません。短い線では、ソースインピーダンスZsは負荷のみを見るため、出力整合回路ブロックを設計する際のインピーダンス目標としてソースインピーダンスを使用できます。RF回路では、これは通常見られるものではありません。他の回路ブロック（ケーブル、送信機など）への伝播があるため、考慮すべき入力インピーダンスの偏差があります。

高速ロジック回路

高速ロジック回路を議論する際、常にこれを取り上げるわけではありませんが、CMOSロジック回路への入力には、受信機のトランジスタとパッケージングの寸法によって決まるある程度の容量があります。トランジスタベースのロジック回路はすべて容量性があり、信号を入力に導くために使用されるトレースも同様です。トレースとパッケージングは一緒に、伝播信号が望ましいロジック状態として解釈されるために充電する必要があるいくつかの寄生容量を持っています。

伝送線路と容量性負荷の違いは、伝送線路が実際には複雑な誘電率を持つRLC回路（実質的にはLC回路）であることです。したがって、そのインピーダンスはおおよそ実数です。しかし、負荷容量は実際の効果を生み出します。典型的な負荷容量の値は、パッケージングや技術ノードによって異なり、現代のデジタルコンポーネントでは1 pFから100 pFの範囲になります。負荷容量は高インピーダンスのロジック回路（1 MOhmのオーダー）と並列になっているため、受信した波を受け取ると、一緒にRC回路のように振る舞います。したがって、すべてが抵抗器でできているかのように終端を適用することだけを心配し、負荷容量が支配的になる限界の周波数までのみを気にします。

明らかに、これは「容量性」負荷です。デジタル回路では、負荷容量が帯域幅を制限する要因であることを認識しています。これは、高GHz周波数になったときにのみ重要になります。つまり、この入力インピーダンスのロールオフ周波数範囲がデジタル信号の帯域幅のかなりの部分と重なる場合にのみ気にします。これらの回路で広帯域の終端を適用して反射を完全に抑制することは実用的ではありません。信号が負荷に到達したときにいくらかの反射が常に発生します。

したがって、業界では、与えられた立ち上がり時間で信号を回復し、データレートを増加させるために、イコライゼーションや多値信号方式などに焦点を当てています。いずれにせよ、特殊なロジックが使用されていない限り、終端要素はコンポーネントのダイ上に存在する可能性があります。以下に、並列終端の例を示します。

ここでの代替案は、受信機でのRC終端の使用ですが、これは一般的ではなく、外部のコンポーネントペアが必要になります。ここでの考え方は、通常、ダイ上のデバイス構造（通常は高インピーダンス入力）によって制限される立ち上がり時間を遅らせることです。RC終端は、この目的には一般的に好まれません。なぜなら、受信機ではなくドライバーで信号を遅らせる方が良いからです。しかし、ドライバーがPCB上になく、受信機でRC終端を配置するしか選択肢がない場合など、いくつかのケースでは選択の余地がないかもしれません。

デジタル集積回路においては、特定の周波数ではなく、可能な限り広い帯域でインピーダンスマッチングを試みるため、必ずしも容量性終端を心配する必要はありません。これにより、短いチャネルではリターンロスが最小限に、長いチャネルでは挿入損失が最小限になるように、物理的なチャネル設計にほとんどの重点が置かれます。特定の周波数でのマッチングのみを重視した場合、信号の大部分の電力を失い、完全に失われる可能性があります。

要約

要約すると、いくつかの重要なポイントは以下の通りです：

• 純粋に容量性の負荷は存在しません。十分に高い周波数では、キャパシターも理想的なキャパシターのように振る舞わなくなります。実際の負荷は、近似的に容量性を示すことがあります。
• アナログ信号は、標準的なLCフィルタ回路を用いて容量性負荷にインピーダンスマッチングすることができます。
• デジタル回路では、デジタル信号の広帯域性のため、実際には負荷容量を終端することはできません。

差動ペアモード変換の要件を決定したら、業界最高のPCBレイアウト機能を使用して差動ペアのジオメトリとルーティングルールを作成できます。Altium Designer®。統合されたLayer Stack Managerには、標準ジオメトリでのインピーダンス計算用の超精密フィールドソルバーが含まれており、結果をルーティングツールの設計ルールとして即座に適用できます。設計が完了し、製造業者にファイルをリリースしたい場合、Altium 365™プラットフォームを使用すると、プロジェクトの共有やコラボレーションが簡単になります。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今すぐAltium Designer + Altium 365の無料トライアルを開始してください。