PCB レイアウト「経験則」に関する議論が激化

今日に至るまで、20年近く前に初めて一般的になった多くのPCBレイアウト「経験則」を未だに目にします。これらのルールは今でも広く適用されているのでしょうか？答えは確固たる「多分」です。PCB設計ルールに関するフォーラムで見られる討論の多くは、常に/決してしないという議論に発展し、一部の設計者は、一般的な設計ルールが適用されない状況で、それらを使用したり無視したりします。場合によっては、これによって基板が故障することはありません。一部の PCB 設計のベテランが言ったように、基板は偶然にも問題なく動作する可能性があります。

PCB レイアウトの経験則に関する議論は、これらのルールが正しいか正しくないかということではありません。問題は、これらのルールに関する議論が文脈を欠いていることが多く、一部の人気のあるフォーラムで見られる「常に/決して」タイプの議論につながることです。この記事での私の目標は、一般的な PCB 設計ルールの背後にある文脈を伝えることです。願わくば、これらの異なるルールがいつ適用され、いつ回避されるべきかを説明できればと思います。

一般的なPCBレイアウトの経験則

前置きはこれくらいにして、いくつかの一般的な PCB レイアウトの経験則を詳しく分析し、我々がこれらの設計ルールの背後にある有用なコンテキストを提供できるかを見てみましょう。

直角配線

この特定の経験則については、最近の記事で説明したので、ここでは重要な点のみを繰り返します。直角配線ルールでは、隣接する信号レイヤーの配線を垂直方向に配線して、これらの隣接レイヤーの配線間の誘導性クロストークを排除する必要があると述べています。高周波では、容量性クロストークが支配し始め、直角の配線間に電流スパイクを生成することがわかります。

低立ち上がり時間と低周波数 (数 GHz 未満) では、隣接するレイヤーの直角配線間に大きな容量性クロストークはありません。RF 基板の高周波数 (数十の GHz) では、繊維織と非接地の導電構造の間の空洞共振により、特定の周波数で強い電磁共振が発生します。これにより、各レイヤーの配線が直交して配線されている場合でも、信号レイヤー間に強いクロストークが発生する可能性があります。

どの周波数でも、単純に信号層をプレーン層で分離することが良い選択となります。これは、最新の IC で使用されている論理回路ファミリーが原因で、高いエッジレート/周波数で動作する最新の PCB に特に当てはまります。直角配線を使用しても問題ないと思われる場合でも、直角配線を使用して基本的なクロストークシミュレーションを実行し、クロストークがノイズマージンを超えるかどうかを確認する必要があります。これは直角配線の主な問題の1つであるため、リターンパスも慎重に計画してください。

サーマルリリーフビア

これは、従来の「常に/決して」タイプの議論の1つです。サーマルリリーフビアを使用したことはなく、はんだ付けや組み立ての問題が発生したことがないと言う設計者がいれば、サーマルリリーフビアはすべてのプレーン接続で常に使用する必要があると述べる別の設計者もいます。どちらの設計者が正しいでしょうか？

どちらも異なる状況において正しくなります。手ではんだ付けする場合は、アイロンの温度を上げてプレーンレイヤーへの熱放散を補正することができます。また、組み立て作業場でフロー半田付けを使用する場合は、コンポーネントのずれ、コールドジョイント、 ツームストーニングを防ぐためにサーマルリリーフビアが必要です。私の見解では、いずれにしても思い切ってサーマルビアを使用する方が良いでしょう。

直角配線

この経験則は、おそらく誰もが嫌うルールの1つでしょう。今日においても、どのような状況でも直角配線を使用すべきではないと述べる設計者を目にすることがあります。その理由には、電子が配線の角で90度の回転を作成できないなどの無意味なものが含まれますが、同時に、このような設計者はビアでの90度の回転を無視します。その理由は、二度の45度の回転なら二度の90度の回転よりもより短いトレースで配線できるという合理的なものです。この経験則に関する他の説明では、すべての90度回転の外側を面取りする必要があると述べています。アシッドトラップの問題もありますが、これは現代のアルカリエッチング液では問題になりません。

50GHz 以上で作業している場合を除き (現時点では mmWave レーダー/5G コミュニティのみ)、直角配線について心配する必要はありません。実際に、相互接続全体でインピーダンス制御を維持しながら、好きな角度で配線することができます。このプロセスは、PCB 配線ツールが電磁界ソルバーと統合されている場合、非常に簡単です。

「3W」ルール

これは実際には3つのルールを指します。3W ルールの最初のバージョンでは、隣接する配線間の間隔は、配線の幅の少なくとも3倍にする必要があると述べています。ここでの目標は、配線間の磁束を最小限に抑えることです。論理回路は、配線間の磁束を最小限に抑えると、誘導性クロストークが最小限に抑えられると述べています。

私が読んだこのルールの具現化では、誘導性クロストークの強度が、両方のトレースで囲まれた領域に比例する加害者と被害者のトレースのループインダクタンスに釣り合うという事実を無視しているようです。ループインダクタンスと各配線で囲まれた面積を小さくすると、配線間の間隔を 3W 未満にすることができます。直角配線の場合と同様に、配線間の間隔を変えながら基本的なクロストークシミュレーションを実行する必要があります。

3W ルールにおけるもう1つの具体化は、長さを一致させるためのノコギリ配線にあります。このルールは、ノコギリ部分のサイズの上限であり、これらの長さのマッチング構造において、インピーダンス不連続を最小限に抑えることを目的とするものです。3Wルールのこのバージョンの詳細については、この最近の記事をご覧ください。

最後に、このルールの3番目の具体化は、マイクロストリップと近くの銅箔の流し込み間、またはストリップラインと近くの銅箔流し込み間の間隔に関連します。この分離ルールでは、近くの流し込みが銅のインピーダンスを変更するのを防ぐために、トレースと銅箔流し込み間の間隔をトレースの幅の少なくとも3倍にする必要があることを示しています。

私が最近の記事で説明し、いくつかの簡単なシミュレーションで示したように、このルールは過度に保守的です。ルールに従うことで設計が損なわれたり、シグナルインテグリティーの問題が発生したりするわけではありませんが、このルールにある程度違反できることは確かです。このルールを違反できる正確な範囲は、レイヤー厚の間隔に対するトレースの幅と、基層の誘電率によって異なります。リンク先の記事を見て、この計算方法をご覧ください。ストリップラインやマイクロストリップに設定できる最小間隔を計算したくない場合は、念のために3Wルールを使用できます。

「20H」ルール

このルールは、GND プレーンが PCB 内のパワープレーンの下に延びるべき距離を定義します。まず、最新の PCB の GND プレーンの隣にパワープレーンを配置して、高速基板に十分な層内容量を確保し、電源バスリップルを低減する必要があります。

この問題に関するいくつかの実験的研究では、さまざまな結果が示されています。ある調査によると、約300MHz 未満のフリンジ電界からの RF 放射は、20H ルールに従うことで、約5dBμV/m まで減少させることができます。GND プレーンのパワープレーン導波管構造の強制共振に対応するより高い周波数では、結果はかなり異なります。20H ルールに従っているかどうかに関係なく、RF 放射は一部の周波数で抑制されますが、他の周波数では増加します。実際には、20H ルールに従った場合は共振周波数が変化するだけで、すべては GHz 範囲にあります。

ということは、信号帯域幅が GHz 範囲を下回っている場合は、20H ルールを使用することもできます。それ以外では、普遍的なメリットはないようです。 20H ルールがフリンジ電界からの RF 放射を抑制するかどうかは、信号帯域幅に依存します。

PCB レイアウトのルールに関するその他の資料

PCB 基板の設計ルールに関するその他の記事もご覧ください。

• すべての PCB 設計者が知るべき上位5つの PCB 設計ガイドライン
• PCB 設計に関する7つのよくある誤解
• PCB 設計関するこれまでで最悪のアドバイス

どの PCB レイアウトの経験則や業界標準が設計に対して重要であっても、 Altium Designer® を使用すると、それらを設計ルールとして定義できます。Altium Designer の統合設計環境は、設計データを配線およびレイアウトツールと統合し、設計ツールは、レイアウトを構築する際に設計ルールに対して基板を確認します。また、シグナルインテグリティーシミュレーションを実行し、新製品の製造を準備するための完全なツールセットも用意されています。

今なら Altium Designer の無料トライアルをダウンロードして、業界最高のレイアウト、シミュレーション、生産計画ツールについて詳しく学べます。詳細については、今すぐ Altium の専門家にご相談ください。