複雑なマルチボードシステムにおける電源インテグリティとEMIの管理方法

マルチボードアセンブリでは、単一基板設計には存在しない電力供給上の制約が必ず発生します。電源が基板間コネクタやケーブルをまたいだ瞬間、PDNには追加の直列抵抗、接触抵抗、ループインダクタンスが加わり、これによって電圧レギュレーションが悪化し、下流負荷から見たインピーダンスが上昇します。インターコネクトを、ソース基板の電源レールの単なる透明な延長と見なして設計すると、過渡的な電圧降下、伝導ノイズ、そしてコネクタ部の熱問題が、システムの主要な故障モードになることがわかります。

設計上の本質的な課題は、ある基板上で最適化されたPDNが、本来またぐことを想定していない物理的な境界を越えて、そのインピーダンス特性を維持できない点にあります。コネクタやケーブルは、電力経路における集中寄生成分として振る舞い、その影響は負荷電流やスイッチング周波数に応じて大きくなります。これに対処するには、各基板の電力供給を独立した設計課題として扱い、DCとACの両面でインターコネクトを適切に設計し、さらに基板境界でフィルタリングを行って、ノイズが基板間を伝搬しないようにする必要があります。

マルチボードPCB接続はなぜ故障するのか？

マルチボードPCBアセンブリでは、単一基板設計には存在しない故障モードが発生します。基板間の物理的な分離、それらを橋渡しするインターコネクト、そして筐体内で電源ドメインや信号ドメインが分割されることにより、性能劣化や規格不適合が生じる余地が生まれます。各基板を独立した設計課題として扱い、その後にコネクタやケーブルで単純に接続してしまう設計者は、統合後のシステムがEMC試験に不合格となったり、断続的な機能エラーを示したりすることにしばしば驚かされます。

マルチボード接続で最も一般的な故障カテゴリは、次の3つです。

1. コネクタ、フレックス回路、またはケーブルアセンブリ間の機械的な位置ずれにより、接触不良、嵌合界面での抵抗増加、あるいは振動や温度サイクル下での完全な断線が発生すること。
2. 信号完全性の問題に起因するEMC不良。基板間インターフェースにおけるインピーダンス不連続、リターンパス不足、または過度なクロストークによって、規制値を超える放射エミッションが発生します。
3. 電源完全性の問題に起因するEMC不良。電源レール上のノイズがインターコネクトを介して伝導し、信号線に結合したり、意図しないアンテナとして機能するケーブルから放射されたりします。

機械的な問題は通常、試作段階で発見され、公差解析やコネクタの再選定によって解決されます。一方、EMC不良は適合性試験の段階になって開発終盤で表面化する傾向があり、修正コストもはるかに高くなります。というのも、レイアウト変更、コネクタのピン配置見直し、あるいは当初の設計に織り込まれていなかった追加フィルタリングが必要になることが多いためです。

基板間インターフェースにおける信号完全性とEMI

インターコネクトがリボンケーブル、基板対基板コネクタ、あるいはフレックス回路のいずれであっても、信号完全性の劣化がEMI不良につながるメカニズムは、ほとんどの場合同じです。すなわち、グラウンドピンの割り当て不足です。マルチボードのインターコネクトでは、すべての信号導体に対して、物理的に隣接した低インピーダンスのリターンパスが必要です。グラウンドピンが少ない、あるいはコネクタのピン配置内で適切に分散されていない場合、リターン電流は長くてインダクタンスの大きいループを通らざるを得ず、その結果放射が発生します。

同時に、離れたリターンパスを共有する信号同士は相互に結合し、信号品質を劣化させるだけでなく、ケーブルやコネクタハウジングからの放射を引き起こすコモンモード電流も生み出します。インターコネクトは2つの異なる形で問題を起こします。1つは、信号導体とリターン導体の間に形成されるループ面積から直接放射すること。もう1つは、ある基板から別の基板へノイズを伝導し、そのノイズが受信側基板上の配線、プレーン、またはI/Oケーブルから放射されることです。どちらのメカニズムも一般的ですが、いずれもコネクタインターフェースでの適切なグラウンド割り当てとフィルタリングによって防止できます。

マルチボードインターコネクトにおけるEMI低減

以下のガイドラインは、基板間インターフェースにおける主要なEMIリスクに対処するものです。それぞれが特定の結合メカニズムを対象としており、適合試験後の対症療法として先送りするのではなく、回路図設計およびレイアウト計画の段階で適用すべきです。

• インターコネクトの両側において、すべての信号配線に隣接した途切れのないグラウンド基準を確保し、リターンパスのループ面積を抑えてください。信号がある基板から別の基板へ渡るとき、そのリターン電流は信号導体のすぐ近くを通る低インダクタンス経路をたどる必要があります。その経路にギャップや不連続があると、リターン電流はより大きなループを形成することになり、ループ面積は放射エミッションに直接比例します。
• コネクタのピン配置では、すべての信号を片側に、すべてのグラウンドを反対側にまとめるのではなく、グラウンドピンを信号ピンの間に交互に配置してください。高速インターフェースでは信号対グラウンドの比率は1:1が望ましく、中速程度の接続では2:1が実用上の最低ラインです。ピン配置全体にグラウンドピンを分散させることで、各信号に近傍の低インピーダンスリターンを提供でき、隣接する信号ピン間のクロストークも低減できます。
• 差動ペアは、送信側から受信側まで一定の間隔と対称性を維持しながら、インターコネクト内も真のペアとして配線してください。差動伝送の有効性を支える電界相殺は、コネクタやケーブルを含む全経路にわたって、2本の導体のインピーダンスと物理形状が平衡している場合にのみ成立します。
• 筐体内の定義された低インピーダンス点で、シャーシグラウンドをPCBグラウンドに接続してください。マルチボード筐体では、筐体そのものがシールド構造として機能し得ますが、それは対象周波数帯においてグラウンド接続インピーダンスが十分低い場合に限られます。長いワイヤによる一点シャーシ接続は、数MHzを超えると効果がありません。放射エミッションを封じ込めるには、筐体周囲に分散配置された複数の短い接続が必要です。

これらのガイドラインはリスクを低減しますが、適合を保証するものではありません。マルチボードシステムには、個々の基板だけを解析しても予測しにくい相互作用効果があります。各基板が単独では放射エミッション試験に合格していても、相互接続すると、ケーブルやコネクタによって新たなコモンモード電流経路や新たなアンテナ構造が生じ、アセンブリ全体としては不合格になることがあります。そのため、統合アセンブリに対するプリコンプライアンススキャンと、それに続く正式なEMC試験は、組み合わせたシステムが該当する無線放射規格を満たしていることを確認するために常に必要です。

マルチボード接続における電源完全性

マルチボードの電力供給には、ACとDCで異なる設計戦略が必要です。高速AC電源完全性では、電圧レギュレータをIC負荷と同じ基板上に配置し、インピーダンスを最小化することが重要です。レギュレーション済み電源をケーブルやコネクタ経由で配線すると、デカップリングコンデンサでは十分に相殺できないインダクタンスと抵抗が追加されます。そのため、レギュレータはローカルに配置し、基板間インターフェースをまたぐのはバルクDC電源または中間バス電圧のみにすべきです。

DC電源完全性では対照的に、抵抗性電圧降下、導体およびコネクタピンの電流容量、そして継続負荷時の熱限界が問題となります。また、インターコネクトを通るACおよびDCの電力経路は、いずれも伝導エミッションの経路として機能し得ます。ある基板上のレギュレータからのスイッチングノイズがケーブルを通って第2の基板へ伝導し、そこで敏感な回路に結合したり、配線やプレーンから放射されたりすることがあります。伝導エミッションを封じ込め、それが下流で放射エミッションに変わるのを防ぐためには、インターコネクト境界のソース側と負荷側の両方でフィルタリングが必要になることがよくあります。

導体および接続部のDC電源完全性に関する寸法決定には、2つのIPC規格が関係します。IPC-2221は、異なる電位を持つ導体間の沿面距離および空間距離の要件を規定しており、これはコネクタ内の電源ピン間隔や、電源入力点近傍のPCB上での配線間クリアランスに直接適用されます。IPC-2152はPCB導体の電流容量を扱っており、継続的なDC負荷時に設計が許容温度上昇内に収まるよう、配線、銅箔領域、ビアの寸法を決めるために必要なデータを提供します。IPC-2152の熱モデル手法ではなく、配線幅と電流の古い経験則に頼ると、特に空気の流れが制限された密閉型マルチボードアセンブリでは、導体が過小設計となって過熱するケースが頻繁に発生します。

マルチボードアセンブリにおける各基板のPDN設計

マルチボードシステムでは、インターコネクトを設計する前に、各基板を独立した電力供給課題として扱うべきです。複数基板でレギュレータを共有したり、ある基板上の1つのバルクコンデンサ群で別の基板上の負荷もまかなえると想定したりすると、負荷が電流を要求する周波数帯で目標インピーダンスを満たせないPDNインピーダンス特性につながります。

• 各基板がそれぞれ高電流のデジタル負荷を持つ場合、各基板のPDNは別個の設計として扱ってください。ケーブル越しに共有されるレギュレータでは、FPGAやSoCが過渡電流を引き込む周波数帯で低インピーダンスを維持できません。高速にスイッチングするロジックへ供給する電源レールについては、各基板が独自のレギュレーション段を持つべきです。
• 各基板上では、電圧レギュレータモジュールを、特にFPGAや大規模なデジタルI/Oバンクを備えた高速プロセッサなど、最も大電流を消費するICの物理的近傍に配置してください。VRMと負荷の間に数センチメートルの配線があるだけでも、そのインダクタンスによって高速過渡時に電源レール許容値を超える電圧降下が発生することがあります。
• 各基板のスタックアップが、離散デカップリングコンデンサの効果が薄れる周波数帯と、VRMがレギュレーションを開始する周波数帯との間をカバーするのに十分なプレーン容量を提供していることを確認してください。電源プレーンとグラウンドプレーンの間の誘電体を薄くすると、この中間周波数帯でのインピーダンスが低下し、必要な離散コンデンサの数も減らせます。
• 銅箔領域や電源プレーン領域のサイズは、実際の消費電流とIPC-2152に基づく許容温度上昇に従って基板が複雑になるにつれて、マルチボード PCB を更新し、複数の関係者間で変更を確実に管理するために必要な手作業も増えていきます。しかし、PI の問題や EMI を検出するために、エンジニアが基板を個別に切り離して考える必要はありません。

  エンジニアは、時間もコストもかかる手戻りを回避できますが、そのためにはさまざまな観点から変更管理をより積極的に進める必要があります。調達、機械設計、製造など、上流から下流まで考慮すべき要素が多い中、統合プラットフォームを導入することで、全部門間のコミュニケーションをより円滑にできます。

  Altium Develop には、ECAD と MCAD の設計、要件、BOM を 1 つの設計指向環境で管理するためにエンジニアが必要とするすべてのツールが組み込まれており、反復設計の高速化と、エンジニアと調達チームの間のより信頼性の高い連携を実現します。BOM Portal、Requirements Portal、および設計機能を組み合わせることで、外部要因に対する可視性が高まります。設計者は、部品選定が自らのワークフローにどのような影響を与えるかを把握でき、またその逆も可能になります。Altium Develop を今すぐ始める → 

  よくある質問

  PCB における電源完全性とは何ですか？

  高性能アプリケーションでは、電源完全性（PI）への準拠は、ネットワーク上のすべてのデバイスが、信頼性高く効率的に動作するために必要な電圧と電力を正確に受け取れるようにするうえで非常に重要です。

  信号完全性はどのように維持しますか？

  信号完全性は主に、差動ペアの対称性とインピーダンスの一貫性を確保することで管理されます。ペア内の 2 本の配線は、信号が同時に到達してノイズを相殺できるよう、長さと形状が正確に一致していなければなりません。

  EMI はどのように抑制しますか？

  マルチボードシステムで EMI を抑制するには、設計者は連続したリターンパスを確保し、電磁界が放射される前に相殺するために差動配線を使用する必要があります。これらの戦略を早い段階で取り入れ、シールド付きのインターリーブコネクタを活用することで、干渉を防止できます。