PCBにおいて、デカップリングコンデンサの配置位置が重要になるのはどのような場合でしょうか？

デカップリングコンデンサの配置は、PCBレイアウトの話題の中でも、単純なルールが本当に有効な条件をはるかに超えて繰り返されがちなテーマの1つです。よく知られた定番の指示はこうです。コンデンサは電源ピンのできるだけ近くに配置すること。設計者はこの指示を、データシート、アプリケーションノート、レイアウトチェックリスト、さらにはすべてのICの周囲に装飾の縁取りのようにコンデンサを並べたAI生成図からも目にします。問題は、この助言が複数の異なるPDN構造を1つのルールに押し込めてしまっていることであり、それらの構造は同じようには振る舞いません。

コンデンサと負荷の間の誘導性経路がどう定義されるかが分かれば、配置判断はずっと簡単になります。基板によっては、コンデンサを少し離すだけでも経路インダクタンスが増え、その部品の効果が低下します。一方で、特に電源プレーンとグラウンドプレーンの間隔が狭い多層基板では、プレーンが低インダクタンスの電流経路を提供するため、コンデンサの正確な配置位置への感度が大幅に低くなることがあります。

デカップリングコンデンサ配置の背景

デカップリングコンデンサの配置に関する“通説の見直し”の一部は、内部電源プレーンとグラウンドプレーンを持つ多層PCBについてのDr. Todd HubingのIEEE論文に由来しています。この論文では、片面基板や両面基板でおなじみの配置ルールが、基板に低インダクタンスのプレーンペアを用いた場合でもなお当てはまるのかが検討されました。重要な結果は、今なお議論を呼んでいる次の点です。デカップリングコンデンサが間隔の非常に狭いプレーン（<10 mil）に接続されている場合、コンデンサが負荷から極端に遠くない限り、測定される電源バスインピーダンスはコンデンサの配置位置に対してほとんど感度を示さないことがあります。

この結果は有用ですが、同時に一般化しすぎやすくもあります。Hubingの結論は、コンデンサの位置が決して重要ではない、ということではありません。要点は、間隔の狭いプレーンペアによって電流経路における支配的なインダクタンスが変わり、その結果としてコンデンサ位置がPDNインピーダンスに与える影響の強さも変わる、ということです。これは、どんな基板でもコンデンサ配置を気にしなくてよい、という話とはまったく別です。

Dr. Hubingの論文はこちらでご覧いただけます。

• Hubing, Todd H., James L. Drewniak, Thomas P. Van Doren, and David M. Hockanson. "Power bus decoupling on multilayer printed circuit boards." IEEE Transactions on Electromagnetic Compatibility 37, no. 2 (2002): 155-166.

Hubingらによるグラフ。電源プレーンとグラウンドプレーンの間隔が狭い多層基板上で、複数の位置に配置したコンデンサについてインピーダンス曲線が重なっていることを示しています。

部品パッケージによって、配置が重要かどうかが決まる

コンデンサ位置は「重要ではない」という言い方は一般化しすぎです。実際には、コンデンサ位置の重要性は、パッケージ、PCBスタックアップ、そしてコンデンサがPDNへどのように接続されるかによって異なります。

リード付きパッケージとBGAを比較してみましょう。クワッドフラットパックや類似部品では、電源ピンはパッケージ外周に露出しており、近くのコンデンサを短い配線でそれらのピンへ直接接続できることがよくあります。この構成では、コンデンサと負荷の間の配線経路自体が電源経路インピーダンスの一部になります。

QFN/QFPや類似パッケージでは、リードが部品の周囲に露出しているため、配線で直接接続できます。GVDDネットでの接続に注目すると、ここでは配線接続が使われており、単位長さあたりの経路インダクタンスが高くなります。

この構成では電流ループがコンパクトに保たれ、配線の寄与も小さいため、経路インダクタンスを最小化できます。これらのパッケージでは、一般的な配置指針が実用的に意味を持ちます。というのも、ピン配置自体がこの接続スタイルを想定して作られているからです。なお、これらのパッケージでも電源プレーンを使うことはできますが、一般にリード付きパッケージだけを理由としてプレーンが必須になるわけではありません。

大型BGAでは通常、複数の電源ボールとグラウンドボールがパッケージ内部領域に集中して配置されています。パッケージ外側に置いたコンデンサから、個別の配線を部品中央まで引き込むことは現実的ではありません。コンデンサをBGAの裏面に置かない限り、電源プレーンとグラウンドプレーン、そしてそれらへ接続するビアに頼ることになります。

大型BGAでは、BGA内部に多くのPWRピンとGNDピンが中心付近に集中しています。ピンクのピン = PWR、青のピン = GND。上の例はi.MXプロセッサのものです。

大型BGAでは、同じような配線による直接接続方式は不可能です。なぜなら、電源ピンとグラウンドピンの数が多く、しかもパッケージ本体の下に埋もれているからです。そのため、この種のパッケージでは、パッケージ中央付近のピンに到達するために、内部層のプレーン接続が必要になります。ここでの論点は、電源-グラウンドプレーン間隔を狭くするかどうかであり、これは経路インダクタンスに影響します。

経路インダクタンス

配置位置が重要かどうかを判断するには、経路全体に沿った総インダクタンスを知る必要があります。この総経路インダクタンスは、コンデンサ自身のESL、パッドとビアの実装インダクタンス、そしてコンデンサとデバイスのピンの間の配線またはプレーンのインダクタンスから成ります。

経路インダクタンスは次のように表せます。

L(path) = ESL + L(mount) + L(trace or plane)

配線インダクタンスのオーダー見積りとして便利なのは、およそ5～7 nH/inchで、一般的なDk = 4の積層材料系における50オーム配線では約7.5 nH/inchです。これらは十分大きな値であり、たとえ控えめな配線長でも無視できません。コンデンサがすでに約3～3.5 nHの実装インダクタンスを持っているなら、そこに無視できない配線長が加わることで、コンデンサと負荷の間で見える総インダクタンスは簡単に2倍、3倍になります。

ではプレーンはどうでしょうか。プレーンペアには拡散インダクタンスがあり、一般に「1 squareあたりのインダクタンス」として表されます。これはプレーンペアを考えるうえで有用な見方です。なぜなら総インダクタンスは、電流が広がる領域の長さ対幅の比と、プレーン間隔に依存するからです。間隔の狭いプレーンでは、典型的な値は100 pH/square程度になることがあります。

BGAパッケージ内のデカップリングコンデンサとICの間の電流経路。この経路に沿ったインダクタンスは拡散インダクタンスと呼ばれます。

プレーンの拡散インダクタンスとプレーン容量の値（典型的なFR4 Dk）については、以下の表でAMDが示しています。4 milのプレーン間隔に対する130 pH/squareという値は、Bogatinが示した経験則値（32 pH/square/mil、すなわち厚さ4 milの誘電体では128 pH/square）に非常に近いことに注目してください。

ひとまず拡散インダクタンスは脇に置くとしても、大型BGAでは一般にプレーンを使う必要があります。これは、パッケージ内部にある多数の電源ピンおよびグラウンドピンへアクセスする最も効率的な方法だからです。少なくとも、プレーンによく似た大きな銅箔ポアが必要です。どちらの方法でも、後で見るように、配線接続よりはるかに低いインダクタンスが得られます。

例: プレーン接続 vs. 配線接続

ここで比較できるのは2つの状況です。すなわち、リード付き部品のPWR/GNDピンへ配線で接続する場合と、BGAへプレーンで接続する場合です。コンデンサが間隔の狭い電源-グラウンドプレーンペアに接続されると、配置の問題は変わります。なぜなら、コンデンサと部品の間で電流を運ぶのはプレーンになるからです。その場合、支配的な分布インダクタンスはもはや長い配線のインダクタンスではなく、プレーンペア内の拡散インダクタンスになります。

そのスケールでは、かなり大きな基板領域であっても、ずっと短い配線経路より小さなインダクタンスしか生じないことがあります。簡単な比較でその点は明確になります。たとえば、コンデンサが負荷から5インチ離れているとします。

• その接続が5 nH/inchの幅広配線で行われている場合、配線インダクタンスだけで25 nHになります。
• 約3 nHの実装インダクタンスを加えると、合計は約28 nHです。

次に、同じ5インチの距離で、電流が5インチ × 2インチの電源-グラウンドプレーン領域、すなわち2.5 squareを通ると仮定します。

• 100 pH/squareなら、拡散インダクタンスは約250 pH、つまり0.25 nHです。
• 同じ3 nHの実装インダクタンスを加えると、合計は約3.25 nHです。

物理的な距離はどちらも同じですが、接続方法が違うだけで総インダクタンスはほぼ1桁変わります。

これこそが、Hubingの研究で示された、あまり広く知られていない結果の背景です。コンデンサに約3 nHの実装インダクタンスがあり、プレーン経路が追加するのがナノヘンリのごく一部に過ぎないなら、基板上でコンデンサを多少移動させても総経路インダクタンスは大きく変わらない可能性があります。そのような条件では、多くのアプリケーションノートやガイドラインが示唆するほど、コンデンサの正確な位置は敏感ではありません。

配置指針は接続方法によって決まる

要約すると、デカップリングコンデンサの最適な位置とは、インダクタンス（経路 + 実装）を最小化できる場所です。実装インダクタンス（ESL + パッド/ビア）は位置によらず一定ですが、経路インダクタンスは位置に大きく依存することがあります。上で説明した配線インダクタンスと拡散インダクタンスの比較から分かるように、インダクタンスを大きく増やすのは、プレーンや大きなレールでの配線よりも、トレース長の増加です。

電源プレーンとグラウンドプレーンが強く結合した多層基板では、拡散インダクタンスが低いため、特にBGA下でプレーンアクセスが自然な実装となる場合、コンデンサ位置への感度はかなり低くなります。一方、QFN、QFP、および類似のリード付きパッケージでは、設計者はしばしば近接するVDDピンとVSSピンの間に、短い配線でコンデンサを直接接続できます。

信頼性の高いパワーエレクトロニクスでも、高度なデジタルシステムでも、Altium の包括的な PCB 設計機能と世界トップクラスの CAD ツールをご活用ください。Altium は、業界最高水準の PCB 設計ツールと、高度な設計チーム向けの分野横断型コラボレーション機能を備えた、世界有数の電子製品開発プラットフォームを提供しています。今すぐ Altium の専門家にご相談ください。

よくある質問

デカップリングコンデンサの配置は、常に電源ピンのできるだけ近くにする必要がありますか？

いいえ。ただし、これは部品のパッケージによって異なります。そのルールは一部のレイアウトでは有効ですが、すべての PDN 構造に同じように当てはまるわけではありません。これは、コンデンサと負荷の間の誘導性経路に依存します。

なぜ BGA では通常、デカップリングコンデンサにプレーン接続が必要なのですか？

これは、電源ピンとグランドピンがパッケージの下、しかもしばしばパッケージ中央付近に埋もれているためです。近傍のコンデンサからこれらのピンへ直接トレース接続することはできないため、プレーンとビアが一般的な接続方法になります。もう 1 つの方法は、BGA 領域の裏面にデカップリングコンデンサを配置し、via-in-pad でピンに接続することです。

デカップリングコンデンサ接続における経路インダクタンスとは何ですか？

経路インダクタンスとは、コンデンサと負荷の間に存在する総インダクタンスのことです。この記事では、コンデンサの ESL、実装インダクタンス、さらにトレースまたはプレーンによる配線インダクタンスの合計として定義されています。

間隔の狭いプレーンは PDN インピーダンスにどのような影響を与えますか？

電源プレーンとグランドプレーンの間隔が狭いと、拡散インダクタンスが低減されるため、コンデンサの配置位置に対する感度は大幅に低くなります。また、間隔の狭い電源プレーンとグランドプレーンは、低インダクタンスで効果的なコンデンサも形成するため、高周波で大規模 IC に電力を供給できます。