PCB設計におけるクロストーク分析、低減、および排除技術

デジタルボードに多数のトレースを設計している場合でも、非常に高い周波数で動作するRFボードを設計している場合でも、信号が伝播するあらゆる電子デバイスはクロストークを経験します。問題はそのクロストークがシステムが機能しないほど極端か、あるいはクロストークが何らかの許容範囲内にあるかどうかです。「許容」クロストークレベルの普遍的な基準はありませんが、シミュレーションと測定を通じて問題があることがわかった場合、クロストークを減らすために使用できる非常にシンプルな方法があります。

この記事では、高速設計でクロストークを減らすための確実な方法をいくつか見ていきたいと思います。常に好ましい結果をもたらすシンプルな3つの方法を概説します。もう1つの方法も改善を提供する可能性がありますが、新しい信号整合性の問題を作り出さないように、追加の分析やシミュレーションが必要です。

PCB設計におけるクロストークとは何か？

非常に単純に定義すると、クロストークは信号を運ぶ相互接続（攻撃者）が、その信号を隣接する相互接続（被害者）に誘導的または容量的に結合させる現象です。これは双方向であり、被害者と攻撃者を入れ替えても、他の条件が同じであれば、両方向にクロストークが発生すると予想されます。クロストークは信号が変化している間にのみ発生し、つまりデジタル信号のエッジレートの間に発生します。アナログ/RF信号の場合、攻撃者の信号が常に変化しているため、隣接する相互接続上に位相がずれたレプリカが発生することがあります。純粋なDC信号はクロストークを引き起こしませんが、クロストークの被害者になることがあります。

以下に示されているように、クロストークと被害者の相互接続上のクロストーク信号の強度を決定する方程式を示す簡単なグラフィックがあります。ここで示されているクロストークは、次の2つのタイプに分けられます：

• 近端クロストーク（NEXT、赤い曲線）、時々背景クロストークと呼ばれる

• 遠端クロストーク（FEXT、緑の曲線）、時々前方クロストークと呼ばれる

両方のクロストークは、2つのトレース間の相互インダクタンス（Lm）と相互キャパシタンス（Cm）によって媒介されます。これら2つの効果が合わさって、被害線のドライバ側と受信側で見られるクロストークを決定します。

クロストークを支配する数学に興味があるなら、FEXTは理想的な場合には消去できることに気づくでしょう。これはFEXTの方程式における負の符号によって示されています。理想的で完全に対称なストリップラインでは、FEXTはゼロになりますが、実際にはクロストークがゼロになることはありません。

この基本的な導入を説明したところで、最も簡単なクロストーク削減技術を見てみましょう。

Altium Designerで使用できるクロストーク削減技術

デジタル信号を使用し、それらの信号が十分に速いエッジレートを持って顕著なクロストークを生じさせるPCBを設計している場合は、常にこれらの信号をグラウンドプレーンの上を通すように配線するべきです。これは、最低限、信号の立ち上がり時間がns範囲またはそれ以下に短縮されるデジタル設計において、SIG+PWR/GND/GND/SIG+PWRスタックアップを使用することを意味します。

このタイプのスタックアップでグラウンドプレーン上をルーティングすると、必要に応じて50オームに設定できる定義されたインピーダンスが提供されるため、指定されたインピーダンス要件を持つ標準化された単端および差動インターフェースをサポートできます。これにより、トレースの幅が特定の値に設定され、その後、トレース間の間隔値を設定するために使用できます。

クロストーク削減のためのトレース間隔の拡大

被害トレース上のクロストークの強度を減らす最もシンプルで効果的な方法は、トレース間の間隔を広げることです。トレースが近接している場合、攻撃トレースの周囲の電気および磁気場が強くなり、その結果、被害トレース上のクロストークも強くなります。したがって、間隔を広げることは間違いなく線間のクロストーク削減を生み出します。

「3W」ルールとして知られる基本的なPCB設計の経験則があり、それは次のように述べています：

• 2つのトレース間の間隔は、トレースの幅の少なくとも3倍であるべきです。

このルールの意図は、ほとんどのロジックファミリーに適用されるノイズマージンの限界内でクロストークの低減を一般的に提供する非常に保守的な値を提供することです。このルールは、地面プレーンの上の高速トレースに適していますが、HDIの登場前に従来のビルドで使用されていたより厚い誘電体層を持っています。なぜこれが重要なのか、以下で詳しく説明します。

Altium Designerでこれを実装するには、次のことができます：

1. クロストークの攻撃者になり得る高速ネットを含むネットクラスを作成します。

2. ネットクラスのトレースに適用する幅のルールを設定します。これらのトレースがインピーダンス制御されている場合は、レイヤースタックマネージャーからインピーダンスプロファイルを適用します。

3. PCB Rules and Constraints Editorのクリアランスセクションでトレース間隔のルールを設定します。より大きな間隔をネットクラスにのみ適用します。

これにより、分離したい高速トレースに特に設定された間隔ルールが確保され、他のすべてのトレースに同じルールを適用することなく実現されます。

差動ペア間のスペースはどうでしょうか？この領域では、密結合を使用することが有益であり、差動ペアへのクロストークが共通モードノイズとして最大限に受信されることを保証します。しかし、以下で説明するように、密結合に比べて緩い結合の方が多くの利点があり、差動ペアが関与する場合には、より良い戦略があるかもしれません。

クロストークを減らすために平行トレースの長さを最小限にする

2つのトレース間のクロストークは、2つの結合トレース間の直交ベクトルのドット積によって重み付けされます。非数学者の言葉で言えば、これは2つのトレースが互いに平行に走っているときに、2つのトレース間のクロストークが最大化されることを意味します。したがって、クロストークを減らすための簡単な戦略の一つは、2つのトレースが平行になっている長さを最小限にすることです。

もし、単一方向にルーティングチャネルを切り開いたなら、これは言うほど簡単ではありません。しかし、これは、2つの異なる層のトレースが互いに垂直に走る、グラウンドプレーンなしでの直交ルーティングの基礎です。これは非常に高速なエッジレートになるまで機能します。この記事で直交ルーティングについてもっと読む。

この慣行をルーティングツールで強制したい場合は、以下に示すように、PCBルールと制約エディタでParallelSegmentルールを使用できます。ParallelSegmentルールは、上記で示したクリアランスルールと同様に、最小クリアランスも適用することに注意してください。

クロストーク削減のために地面までの距離を短くする

上記で述べた3Wルールは、厚い誘電体層上でルーティングされたトレースに適したベンチマークです。しかし、クロストーク削減のために使用できる別の方法があります：トレースに近づけて地面を配置することです。もし、薄い層上でルーティングしている場合、3Wルールよりも小さいサイズにすることも可能であり、厚い層で3Wルールを使用してルーティングした場合と同じ程度のクロストークを見ることができるかもしれません。

例として、以下のシミュレーション結果を見てみましょう。これらの曲線は、Megtron 7ラミネートで構築されたスタックアップ内のストリップラインに対して4ポートSパラメータを使用したクロストーク結果を示しています。上のグラフは、4ミル層上の典型的な細線状況で何が起こるかを示しており、ここではストリップライン間の間隔と線幅が等しい場合です。 単に接地面を近づけるために誘電体の厚さを50％減少させ、同じインピーダンス目標を達成するためにトレースをリサイズすると、リルーティングを行わずに名目上のクロストークが大幅に減少することがわかります。

この例では、トレースのリサイズは、Altium DesignerのLayer Stack Managerでインピーダンスプロファイルを再生成し、次にこれらのネットのための設計ルールを再生成することによって完了できます。このプロセスは数分かかり、リルーティングを必要としません。さらに改善を図るために異なる誘電率を持つ材料と交換することもできます。

設計がすでに完了しており、製造の準備をしている場合、誘電体層を交換することは、製造業者が実施できる簡単な材料変更です。まだ設計の途中であれば、PCBレイアウトファイル内のスタックアップを変更し、その後でインピーダンス制御トレースのトレース幅を変更できます。再ルーティングする必要はありません。どちらのオプションもクロストークに対してかなりの利点を提供します。

クロストーク削減のために銅プールとガードトレースを使用すべきですか？

最後に、設計者がよく試みる方法の一つに、2つのトレースの間に銅プールを配置すること、または2つの信号トレースの間にガードトレースをルーティングすることがあります。私はこれをクロストークを減らす方法として頼ることをお勧めしませんし、多くの他の専門家も同様です。その理由はいくつかあります：

1. 2つの結合トレースの間にガードトレースまたは銅プールを配置するためには、通常、少なくとも3Wの間隔を空ける必要があります

2. トレースに近づけたグラウンドは、ガードトレースをルーティングすることで試みているかもしれない同じクロストーク削減を生み出すことができます

3. ガードトレースを迅速にルーティングする自動化された方法はなく、ビアを使用して手動でルーティングして配置する必要があります

4. コッパープアは基本的にガードトレースのようなもので、自動的に配置することができますが、ステッチングビアを使用すると、2つの結合トレース間に開放共振空洞が生じ、クロストークが実際に増加する可能性があります。これは、特定の共面波導線で極端な電力損失が発生するのと同じ理由ですここに示されているように。

5. コッパープアとステッチングビアを使用するには、実装前に計算やシミュレーションが必要です。

ポイント＃1が最も重要です。かなりの量のコッパープアやガードトレースを配置するためには、少なくとも3Wの間隔を確保するために十分なスペースを提供する必要があります。これにより、次の層にグラウンドプレーンが存在する限り、クロストークに対してかなりの保護が提供されます。

したがって、コッパープアとガードトレースの方法を使用する前に、上記の他のポイントを考慮してください。これらは、あなたのインターコネクトをコンプライアンスに導く重要な改善を提供することができます。これについてもっと学ぶには、次のビデオをご覧ください。

ビデオでは、Eric BogatinとBert Simonovichによるシミュレーション結果のセットを紹介しており、これはシングルエンドトレースのクロストーク削減に対するガードトレースの効果を明らかにしています。高速設計の状況でガードトレースの使用が増えているため、50オームのシングルエンドトレースでクロストークにガードトレースがどのように影響するかを調べることは有用です。これらは通常、高速バスやRFインターコネクト（例えば、SDRAM/DDRなど）で標準として実装されます。SPIやPPIのような他の例では、インピーダンス仕様はありませんが、非常に長いトレースは50オームに設計され、終端が適用されることがあります。

BogatinとSimonovichによって見つかった重要な結果は、シミュレーションで見つかったクロストークのレベルが、トレースが50オームのストリップラインまたはマイクロストリップとして配線されたか、またはトレースが短絡されているか、開いているか、または各端で50オームの終端に接続されているかに依存することでした。便宜上、以下に彼らの時間領域の結果を示します。これは、両方の構成におけるガードトレースの相対的な効果または非効果を示しています。

結果は非常に明確です：唯一効果的なガードトレースの配置は、両端をグラウンドに短絡したストリップライン内であり、特にNEXTに対してです。FEXTについては、ストリップライン内で短絡したガードトレースによるクロストークの減少が見られますが、元々クロストークは非常に低かったのです。

ここで示された結果は、50オームの単線トレースに有効ですが、ガードトレースで分離された差動ペアについても同様の結果が見られます。違いは、差動信号が被害インターコネクト上で差動および共通モードのノイズを生成できるため、差動クロストークを見ていることです。

単線トレースのこの問題についての完全な研究を読み、さらに詳しく知るには、Signal Integrity Journalの以下の記事を読んでください：

• ガードトレース：愛するか、それとも放置するか？

高速PCB設計に最適なソフトウェアパッケージを探している場合は、Altium Designer^®の完全な設計ツールセットを使用してください。統合された設計ルールエンジンとLayer Stack Managerを使用すると、クロストークが少なくインピーダンスが制御された回路基板を作成するために必要なすべてが揃います。設計が完了し、製造業者にファイルをリリースしたい場合、Altium 365^™プラットフォームを使用すると、プロジェクトの共有やコラボレーションが簡単になります。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今すぐAltium Designer + Altium 365の無料トライアルを開始してください。