高速PCB設計

高速設計の課題に対処するための簡単なソリューション

ソリューションを探す

高速PCB設計

高速信号のための遅延調整：知っておくべきこと

Thought Leadership 高速信号のための遅延調整：知っておくべきこと PCBにおける長さが一致したラインオシロスコープで2つの信号の読み取りを見ると、信号トレース間の長さ/タイミングの不一致が下流のゲートを不適切にトリガーすることがどのようにして起こるかがわかります。マスタークロック信号の伝達時間と、異なるコンピュータインターフェースで送受信されるデータの往復時間を見ると、状況はさらに悪化します。SDRAMは、スレーブデバイスにクロックを配置し、取得したデータと一緒にクロック信号を送信することで、この問題をうまく解決しています。一方、他のインターフェース（USB 3.0、SATAなど）は、データから直接クロック信号を抽出します。私たちの残りの部分にとって、複数の並列インターコネクト、差動ペア内のトレース、そしてクロック信号の間での遅延調整は、データが正しい場所に正しいタイミングで到着することを保証します。長さ調整スキームを適用するには、単なる長さではなく、異なる信号/インターフェース標準での信号遅延時間を扱う必要があります。遅延調整の設計と信号を同期させるために知っておくべきことはこちらです。遅延調整対長さ調整長さ調整と遅延調整は基本的に同じ考え方を指します。目標は、一致したネット群内の信号トレースの長さを同じ値に設定することです。この考え方の目的は、すべての信号がある制約されたタイミングの不一致内で到着するようにすることです。一致したグループ内で二つの信号トレースが不一致の場合、通常の方法は、より短い信号トレースにいくつかの迂回を追加することによって遅延を追加し、信号を同期させることです。トロンボーン、ノコギリ波、アコーディオンの迂回は、トレースに遅延を追加する典型的な方法です。クロック信号と複数の信号線の間、差動ペア内、またはクロック線がない複数の差動ペア間で遅延調整を適用する場合でも、信号の特定のタイミング許容範囲を知る必要があります。SerDesチャネルの差動ペア受信機とコンポーネントでは、各信号間で許容される長さの不一致を決定する制限要因は、信号の立ち上がり時間とインターコネクト内の伝播遅延です。異なるデータレートで動作し、異なる信号規格を使用するインターフェースは、異なる許容される長さまたはタイミングの不一致を指定します。これらの不一致値は通常、FR4上で作業していると仮定していますが、異なる誘電率定数を持つ基板上でのより専門的な設計は、異なる長さマッチングの制約を伴います。ボードのI/Oチャネルを計画する際には、ボードの許容される長さの不一致値を調べ、この許容される不一致をタイミングの不一致に変換する必要があります（下記の方程式を参照）。タイミングの不一致を扱うタイミングの不一致を長さの不一致の代わりに扱うことは、遅延調整の中心的な考え方です。長さの不一致のみを考慮するPCB設計ソフトウェアを使用している場合は、特定の基板に対して正しい長さの不一致を計算する必要があります。長さの不一致は、特定の基板での信号速度（単位：in./ps）にタイミングの不一致を乗じたものに等しいです：信号速度の方程式（単位：in./ps）一般に、誘電率が大きい基板は信号速度が低下し、これにより2つの信号間の許容される長さの不一致が増加します。同様に、標準コンポーネントを過剰に駆動している場合、立ち上がり時間が短くなり（スルーレートが高くなり）、タイミングに対する制約も厳しくなります。一次近似として、信号の立ち上がり時間を半分にすると、許容されるタイミング制約も半分に切り下げるべきです。許容される不一致は、通常、立ち上がり時間ではなく、クロック周期の許容誤差の観点で定義されます。与えられたクロック周期において、許容される長さの不一致は信号速度に反比例します。誘電率（例えば、FR4）を仮定して引用される長さの不一致がある場合、特定の基板材料の信号速度を使用して長さの不一致を変換する必要があります。差動ペアにおける位相の不一致「位相ミスマッチ」という用語は、長さ調整や遅延調整と同じ文脈で使われることがありますが、差動ペアを扱う際に重要な影響を及ぼします。差動ペアのルーティングでは、異なるペアが変則的に配置されたビアを通過する必要がある場合など、ペアの各端が非結合状態になる短い領域が生じることがあります。これは、ペア全体の長さが不一致であることに加えて、一致させる必要がある複数のペアがある場合もあります。

EMIを防ぐために、マルチレイヤーグラウンドリターンパスをたどりましょう

Thought Leadership EMIを防ぐために、マルチレイヤーグラウンドリターンパスをたどりましょう複雑な多層PCBでは、グラウンドへの戻り経路をたどることがすぐに複雑になります。PCBが少ない層数を持つ場合（例えば、2つのプレーン層を持つ4層ボード）、戻り経路を特定し、EMIを防ぐために意図的に設計することは比較的簡単です。しかし、層数が多い場合には状況がより複雑になります。複数のプレーン層と導体がグラウンド戻り経路を形成することがあり、その導体がグラウンドに接続されていない場合でもです。ここで、グラウンドプレーンと参照プレーンを区別することが役立ちます。なぜなら、両方ともPCB内の戻り経路の一部を形成することができるからです。グラウンド戻り経路対参照プレーン参照プレーンは、信号伝送経路の固有の部分です。それらがボード内に意図的に配置されているか（例えば、信号トレースのためのグラウンドプレーン）、または信号トレースに近接している意図しない参照プレーンであるかは、ボード全体の信号トレースの位置を慎重に追跡しない限り、判断が難しいかもしれません。信号のグラウンド戻り経路は、実際にはグラウンドを通過しないかもしれません。それはシャーシ、電源プレーン、または他の接地された導体を通過する可能性があります。リターンパスが基板内のどこを通っても、常に基板上の低電位点、つまり電源に戻るグラウンドリターンポイントに戻ろうとします。リターン信号がシャーシ、電力平面、または他の導体に誘導された場合でも、グラウンド導体とより高い電位を持つ導体との間の電位差により、グラウンドに引き戻されます。信号が伝播する際のリンギングの特性であるだけでなく、信号のリターンパスは以下の振る舞いを決定します： EMIの感受性。リターンパスによって作られるループのインダクタンスは、回路の EMIへの感受性を決定します。大きな電流ループを持つ回路は、より大きな寄生インダクタンスを持ち、放射されたEMIに対してより感受性が高くなります。ループがタイトな場合、ループのインダクタンスは低くなります。これは、高速信号トレースを隣接層の基準平面に近づけて配線する理由の一つです。混合信号基板における干渉。信号を運ぶ導体と最も近い基準導体との間の寄生容量、および回路によって作られるループは、スイッチング信号によって見られるリアクタンスを決定します。リアクタンスは信号の周波数成分の関数であるため、信号の戻り経路は中程度の周波数で予測しにくくなります。このガイドを読んで、単一の平面層に対する混合信号の戻り経路を設計する方法についてもっと学びましょう。コモンモードノイズ経路。一度特定のトレースに誘導されたコモンモードノイズは、信号がグラウンドに戻るのと同じ経路をたどろうとします。コモンモードノイズによってたどられる正確なグラウンド戻り経路は、信号によって見られるリアクタンスを決定するその周波数成分に依存します。複数の平面層を持つ多層スタックアップで配線している場合、状況はさらに複雑になります。信号経路に沿って基準導体が変わる可能性があります。初期の基準平面を決定する主要な量は、信号トレースと近くの導体との間の寄生容量と回路のインダクタンスです。寄生インピーダンスは、インダクタンスのおかげで隣接する導体に局所化されていないことに注意してください。これは、多層基板において複雑なグラウンド戻り経路を作り出す可能性があります。これらのトレースのグラウンドリターンパスを追跡できますか？確かなグラウンドリターンパスへの回帰上記の内容を読んでまだ、複雑なPCBでのリターン電流がどうなるのか疑問に思っているなら、電流がグラウンドプレーンや他の接地された導体に結合されるのはなぜか、そしてそもそもそれが起こる理由は何か、と自問自答しているかもしれません。これらはどちらも妥当な質問です。隣接する導体間の寄生まず二番目の質問に答えることで、最初の質問への答えを説明するのに役立ちます。リターンパスが導入される場所は、信号トレースと隣接する導体間の容量と、信号トレースと該当する導体によって形成される回路の自己インダクタンスに依存します。これらの量が合わさって、信号によって見られるインピーダンスを決定します。

PCB内の信号歪み：原因と解決策

Thought Leadership PCB内の信号歪み：原因と解決策高速信号の長さ合わせは、すべて同期に関するものです... 信号の歪みは、信号の整合性や回路分析に関する多くの議論でしばしば触れられるだけのものです。より多くのネットワーク製品が高速で動作し、複雑な変調方式を使用するようになると、信号の歪みがビットエラー率に寄与する深刻な問題となることがわかります。歪みの源は、電気的な相互接続でのデータレートの速度向上を妨げる主要なボトルネックの一つとして挙げられています。同じ問題は、特に10GHz台の周波数で動作するアナログ信号においても見られます。RF/ワイヤレス領域の設計者は、設計、テスト、測定中にこれらの信号の歪み源を理解する必要があります。線形対非線形の信号歪み信号の歪みのすべての源は、線形または非線形として分類することができます。それらは調和波の生成という点で異なります。非線形歪みの源は、信号が源を通過する際に調和波を生成するのに対し、線形信号歪みの源は調和波を生成しません。歪みの両方の源は、信号を構成する周波数成分の大きさと位相を変更することができます。信号の歪みの異なる源は、帯域幅の歪み源と特定の信号の周波数内容に依存して、異なるタイプの信号（アナログまたはデジタル）に異なる影響を与えます。信号の歪みの異なる源は、変調のタイプに応じて、変調された信号にも異なる影響を与えます。明らかに、異なる信号の歪み源の範囲は広く、すべての源を詳細にカバーすることはできません。しかし、PCBトレースとコンポーネントにおける線形および非線形の信号歪みのいくつかの重要な源を要約することができます。線形信号歪みの源周波数応答と位相歪み。線形回路での周波数スイープシミュレーションに慣れている場合、伝達関数が線形回路内の信号の位相と振幅の変化を定義することを知っているでしょう。回路、特定のコンポーネント、または相互接続の伝達関数は位相シフトを適用し、信号の大きさを調整します。位相と振幅のこれらの変化は周波数の関数であり、ボード線図で視覚化されます。これは、異なる周波数成分が異なる量だけ遅延され、これらの異なる周波数成分が異なる量で増幅または減衰されることを意味します。不連続。この広範な歪み源には、相互接続に沿ったインピーダンスの不連続（例：ビアやトレースのジオメトリ）や材料特性の不連続（例：ファイバーウィーブ効果から）が含まれます。分散歪み。これは、基板、導体、およびボード内の他の材料における分散によって生じます。この歪み源は避けられませんが、相互接続の長さが短い場合には気付かない程度に小さくすることができます。基板内の分散は、デジタル信号の異なる周波数成分がトレースを異なる速度で移動する原因となります。分散はまた、トレース上の信号によって見られる損失角度に影響を与え、信号歪みに寄与します。これにより、パルスが伸びる（つまり、群速度が周波数依存になる）ことが起こり、分散補償がない超高速レーザーで起こるのと同様です。 PCB相互接続で分散を補償する一つの解決策は、 DSPアルゴリズムを使用するか、正と負の群速度分散を交互に持つ層状基板ウィーブを使用して、関連する周波数範囲での正味の分散がゼロになるようにすることです。この特定のトピックは十分に広範なため、独自の記事に値します。この優れた記事をSignal Integrity Journalで、PCBトレースの分散に関する完全な議論をご覧ください。

高速信号の長さ合わせ：トロンボーン、アコーディオン、およびノコギリ波チューニング

Thought Leadership 高速信号のための長さマッチング：トロンボーン、アコーディオン、およびノコギリ波チューニング昔々、高速信号の長さ合わせガイドラインは、異なるトレース長調整スキームを手動で適用しながら生産的に作業できるほどのスキルを持った設計者を必要としていました。今日の最先端のインタラクティブルーティング機能を備えた現代のPCB設計ツールでは、設計者はもはやPCBレイアウトで長さ調整構造を手動で描き出す必要はありません。設計者が残された選択肢は、どの長さ合わせスキームを使用するかを決定することです：トロンボーン、アコーディオン、またはノコギリ波ルーティング。では、これらの異なるオプションの中で、あなたの高速設計に最適なのはどれでしょうか？十分に幅の広いトレース（つまり、HDI領域ではない）とGHz近くの帯域制限された信号を使用する場合、mmWaveやサブmmWave領域でアナログ信号を扱う際に見られる複雑な共振問題について心配する必要はありません。しかし、高速PCB設計における長さ合わせを行う際には、伝送線と信号完全性の振る舞いに関していくつかの重要な点を考慮する必要があります。高速信号のための長さ合わせオプションパラレルバスで複数の信号間の長さ調整が必要である場合や、単に差動ペアの両端を長さ合わせする必要がある場合でも、何らかの方法で長さ調整を行う必要があります。低速では、これらの信号の立ち上がり時間が長いため、異なる長さマッチングスタイル間の違いは表面的です。これらの違いは、エッジレートが速くなるとより明確になり、長さ調整構造に入力するインピーダンスが目立ち始め、高周波でのさまざまな構造におけるモード変換の異なるレベルを生み出し始めます。長さ調整オプションを選択する際には、2つの重要な点を考慮する必要があります：バスは単端か、それとも並列か？バスのインピーダンスは制御されていますか？どれくらいの不一致が許容されますか？長さ調整構造は常に3つの問題を引き起こします：入力奇モードインピーダンスの不一致、NEXT、および差動ペアのモード変換。以下に、高速PCBレイアウトで見られる3つの一般的な長さ調整オプションを紹介します。ソートゥース調整長さ調整の最も一般的な例は、ギザギザ調整とも呼ばれることがある鋸歯状調整です。ここに含まれるガイドラインは、この長さ調整構造の元々の意図を反映しており、それはモード変換を制限し、拡張セクション間のクロストークの出現を抑えることです。下の鋸歯状調整の例では、トレースに沿って滑らかな曲がりがありません。トレースは、下に示されているように、正確に間隔を空けるべきです。まず、「S-2S」ルールが下で使用されています。これは元々、長さ調整されたトレースの長さに沿って 45度の曲がりが使用されることを保証するために意図されていました。「3W」ルール（同名のクロストーク防止ルールと混同しないでください！）は実際には上限であり、鋸歯状の拡張部分の長さはWから3Wの範囲であることができますが、このルールに関してはガイドラインによって異なる場合があります。これらの寸法は、トレースの長さに沿った任意のインピーダンス不連続を最小限に抑えるために使用されます。高速信号のための鋸歯状長さマッチング：「3W」ルール。アコーディオン調整アコーディオンチューニングは、しばしば蛇行長チューニングとも呼ばれます。上で示された斜めの延長を使用するのではなく、直線トレースに沿って追加のチューニング長さをより小さな距離に収めるために直交延長が使用されます。以下に示すレイアウトは、異なる距離の複数のトレース延長を使用しています。この方法は、多くの単一終端信号の並列バスを含むアプリケーションでよく見られます。典型的な例はDDRです。これらの信号は時間内での同期が必要ですが、これらのトレースは差動バスの一部ではないため、トレースのペア間で厳密な位相要件はありません。したがって、長さチューニングセクションをどこに配置しても、受信コンポーネントは差動モードノイズと共通モードノイズを区別しないため、問題ありません。これが、DDRインターフェースの典型的なルーティングが以下のようなルーティングになる理由です。高速信号のためのアコーディオン長さマッチング。

高速PCB設計においては、グラウンドプレーンのギャップを横切ってはいけません

高速PCB設計においては、グラウンドプレーンのギャップを横切ってはいけません電子機器やPCBのフォーラムをよく閲覧していますが、同じ質問が何度も何度もされています。なぜグラウンドプレーンの割れ目を越えてトレースを引いてはいけないのか？この質問は、ハイスピードPCB設計にちょうど足を踏み入れたばかりのプロのデザイナーからメーカーまで、誰もが尋ねます。プロの信号完全性エンジニアにとって、答えは明らかでしょう。長年のPCBレイアウトエンジニアであろうと、たまにデザインする人であろうと、この質問への答えを理解することは役立ちます。答えは常に絶対的な表現で枠付けられます。PCB設計の質問に絶対的な用語で答えることはあまり好きではありませんが、この場合は答えが明確です：グラウンドプレーンの隙間を越えて信号をルーティングしてはいけません。さらに詳しく掘り下げて、なぜグラウンドプレーンの隙間を越えてトレースを引いてはいけないのか理解しましょう。グラウンドプレーンの隙間：低速および高速設計この質問に答えるには、DC、低速、高速での信号の振る舞いを考慮する必要があります。これは、各タイプの信号がこの基準面で異なるリターンパスを誘導するためです。信号がたどるリターンパスは、基板内で生成されるEMIに及ぼす重要な影響、および特定の回路がEMIに対してどれほど感受性を持つかについて、いくつか重要な影響を及ぼします。PCB内でリターンパスがどのように形成されるかをよりよく理解するために、この記事と、Francesco Podericoからの役立つガイドをご覧ください。 PCB内でリターン電流がどのように形成されるかを理解すれば、それがEMIと信号の整合性にどのように影響するかを見るのは簡単です。ここで重要な理由です—そしてそれはグラウンドプレーンのギャップを越えるルーティングに関連しています。ボード内のリターン電流によって形成されるループは、2つの重要な振る舞いを決定します： EMIの感受性。回路内の供給電流とリターン電流によって作られるループは、ボードのEMIに対する感受性を決定します。大きな電流ループを持つ回路は、より大きな寄生インダクタンスを持ち、放射されるEMIに対してより感受性が高くなります。スイッチング信号におけるリンギング。回路内の寄生インダクタンスは、信号がレベル間で切り替わる際の過渡応答の減衰レベルを決定します。回路内の寄生キャパシタンスと併せて考えると、これら二つの量は過渡応答の自然周波数と減衰振動周波数を決定します。 DC、低速、高速信号を詳しく見てみましょう： DC電圧/電流基板がDC電源で動作する場合、リターン電流は信号トレースの直下ではなく、供給リターンポイントに直線的に戻るため、リターンパスを実質的に制御することはできません。これは、大きな寄生インダクタンスのために基板がEMIに弱くなることを意味します。電源が切り替わらないため、過渡振動がないと思われがちですが、マイクロストリップトレースがグラウンドプレーンのギャップを越えてルーティングされている場合でも、EMIの感受性の問題は依然として存在します。DCループのインダクタンスをできるだけ低く保つべきであり、ループインダクタンスを減らすためには、グラウンドプレーンのギャップを越えるルーティングを避けるのが最善です。低速信号 DC信号と同様に、リターンパスは回路のループインダクタンスを決定し、これが EMI感受性および過渡応答の減衰を決定します。ループインダクタンスが大きい場合、減衰率は低くなり、DC信号の場合と同様に、グラウンドプレーンのギャップを越えてルーティングするとループインダクタンスが増加し、信号の整合性、電力の整合性、およびEMIに影響を与えます。残念ながら、低速信号はある種の遺物であり、TTL以上の速度のロジックを使用するすべてのボードは高速回路として振る舞います。低速信号（一般に数十nsの立ち上がり時間とそれより遅い）では、特定の回路のリンギング振幅は通常、低く抑えられていたため、気づかれないことが多かったです。したがって、信号がグラウンドプレーンのギャップを越えてルーティングされない限り、ループインダクタンスは通常、激しいリンギング、EMI感受性、および関連する電力整合性の問題を防ぐのに十分に低かったです（下記参照）。高速信号低速で動作するように設計された基板に高速信号を流すと、与えられた回路ループのインダクタンスに対して、リンギングの振幅が大きくなります。これは、基板内のループインダクタンスをできるだけ小さく保つ必要性を再び示しています。目標は、与えられた相互接続においてリンギングの振幅を減少させるために、できるだけ多くの減衰を提供することです。再び、グラウンドプレーンのギャップを越えてルーティングすることで、ループインダクタンスの増加を避けることができます。さらに、高速回路を運ぶ信号層の下にグラウンドプレーンを配置することで、相互接続全体を通じてループインダクタンスができるだけ低くなるようにする必要があります。

回路設計における過渡信号解析のためのツール

Thought Leadership 回路設計における過渡信号解析のためのツール適切なシミュレータを使用すれば、これらの回路で過渡信号解析を行うことができます。私はまだ最初の微分方程式のクラスを覚えています。最初に議論されたトピックの一つが、多くの異なる物理システムで発生する減衰振動回路と過渡信号応答でした。PCB内のインターコネクトや電源レールでの過渡応答は、ビットエラー、タイミングジッター、および他の信号整合性の問題の原因となります。過渡信号解析を行うことで、完璧な回路を設計する道のりでどの設計ステップを踏むべきかを決定できます。単純な回路での過渡信号解析は、手作業で調べて処理することができ、時間の関数として過渡応答をプロットすることができます。より複雑な回路は、手作業で分析するのが難しい場合があります。代わりに、シミュレータを使用して回路設計中に時間領域の過渡信号解析を行うことができます。適切な設計ソフトウェアを使用すれば、コーディングスキルも必要ありません。回路設計における過渡現象の定義正式には、過渡現象は、一連の結合された一次線形または非線形微分方程式（自律的であるか非自律的であるかにかかわらず）として記述できる回路で発生する可能性があります。過渡応答はいくつかの方法で決定できます。私の意見では、ポアンカレ・ベンディクソンの定理を使用して、任意の結合方程式セットに対して手作業で簡単に処理できるため、過渡応答のタイプと存在を簡単に判断できます。このような操作が得意でない場合でも心配はいりません。SPICEベースの回路シミュレーターを使用して、時間領域で過渡挙動を調べることができます。フィードバックのない時間不変回路の過渡応答は、3つの領域のいずれかに分類されます：過減衰：振動のない遅い減衰応答臨界減衰：振動なしで可能な限り速い減衰応答減衰振動：減衰し、振動する応答これらの応答は、時間領域シミュレーションの出力で簡単に確認できます。SPICEシミュレーターを使用して、回路図から直接過渡信号分析を実行できます。時間領域での過渡信号分析のためのツール回路の挙動を調べ、過渡信号解析を探求する最も簡単な方法は、時間領域シミュレーションを使用することです。このタイプのシミュレーションは、ニュートン・ラフソン法または数値積分法を使用して、時間領域で回路のキルヒホッフの法則を解くことにより行われます。これは、シミュレートされる回路の形式に依存します。これらおよびその他の方法は、SPICEベースのシミュレータに統合されており、明示的に呼び出す必要はありません。過渡解析のもう一つの方法は、回路のラプラス変換を取り、回路の極と零点を特定することです。回路シミュレーションの観点からは、回路図から直接過渡信号解析シミュレーションを実行できます。これには、回路の挙動の2つの側面を考慮する必要があります：駆動信号。これは、過渡応答を引き起こす入力電圧/電流レベルの変化を定義します。これには、2つの信号レベル間の変化（例えば、スイッチングデジタル信号）、電流入力信号レベルのドロップまたはスパイク、または駆動信号の任意の変化が含まれる場合があります。正弦波信号や任意の周期波形で駆動することも考慮できます。また、信号が2つのレベル間で切り替わる際の有限立ち上がり時間も考慮できます。初期条件。これは、駆動信号が変動する瞬間または駆動波形がオンになった瞬間の回路の状態を定義します。これは、時刻 t = 0 で、回路が初めて定常状態（つまり、回路内に以前の過渡応答がなかった）にあったと仮定します。初期条件が指定されていない場合、t

Need Help?