高速PCB設計

Thought Leadership 高速信号のための遅延調整：知っておくべきこと PCBにおける長さが一致したラインオシロスコープで2つの信号の読み取りを見ると、信号トレース間の長さ/タイミングの不一致が下流のゲートを不適切にトリガーすることがどのようにして起こるかがわかります。マスタークロック信号の伝達時間と、異なるコンピュータインターフェースで送受信されるデータの往復時間を見ると、状況はさらに悪化します。SDRAMは、スレーブデバイスにクロックを配置し、取得したデータと一緒にクロック信号を送信することで、この問題をうまく解決しています。一方、他のインターフェース（USB 3.0、SATAなど）は、データから直接クロック信号を抽出します。私たちの残りの部分にとって、複数の並列インターコネクト、差動ペア内のトレース、そしてクロック信号の間での遅延調整は、データが正しい場所に正しいタイミングで到着することを保証します。長さ調整スキームを適用するには、単なる長さではなく、異なる信号/インターフェース標準での信号遅延時間を扱う必要があります。遅延調整の設計と信号を同期させるために知っておくべきことはこちらです。遅延調整対長さ調整長さ調整と遅延調整は基本的に同じ考え方を指します。目標は、一致したネット群内の信号トレースの長さを同じ値に設定することです。この考え方の目的は、すべての信号がある制約されたタイミングの不一致内で到着するようにすることです。一致したグループ内で二つの信号トレースが不一致の場合、通常の方法は、より短い信号トレースにいくつかの迂回を追加することによって遅延を追加し、信号を同期させることです。トロンボーン、ノコギリ波、アコーディオンの迂回は、トレースに遅延を追加する典型的な方法です。クロック信号と複数の信号線の間、差動ペア内、またはクロック線がない複数の差動ペア間で遅延調整を適用する場合でも、信号の特定のタイミング許容範囲を知る必要があります。SerDesチャネルの差動ペア受信機とコンポーネントでは、各信号間で許容される長さの不一致を決定する制限要因は、信号の立ち上がり時間とインターコネクト内の伝播遅延です。異なるデータレートで動作し、異なる信号規格を使用するインターフェースは、異なる許容される長さまたはタイミングの不一致を指定します。これらの不一致値は通常、FR4上で作業していると仮定していますが、異なる誘電率定数を持つ基板上でのより専門的な設計は、異なる長さマッチングの制約を伴います。ボードのI/Oチャネルを計画する際には、ボードの許容される長さの不一致値を調べ、この許容される不一致をタイミングの不一致に変換する必要があります（下記の方程式を参照）。タイミングの不一致を扱うタイミングの不一致を長さの不一致の代わりに扱うことは、遅延調整の中心的な考え方です。長さの不一致のみを考慮するPCB設計ソフトウェアを使用している場合は、特定の基板に対して正しい長さの不一致を計算する必要があります。長さの不一致は、特定の基板での信号速度（単位：in./ps）にタイミングの不一致を乗じたものに等しいです：信号速度の方程式（単位：in./ps）一般に、誘電率が大きい基板は信号速度が低下し、これにより2つの信号間の許容される長さの不一致が増加します。同様に、標準コンポーネントを過剰に駆動している場合、立ち上がり時間が短くなり（スルーレートが高くなり）、タイミングに対する制約も厳しくなります。一次近似として、信号の立ち上がり時間を半分にすると、許容されるタイミング制約も半分に切り下げるべきです。許容される不一致は、通常、立ち上がり時間ではなく、クロック周期の許容誤差の観点で定義されます。与えられたクロック周期において、許容される長さの不一致は信号速度に反比例します。誘電率（例えば、FR4）を仮定して引用される長さの不一致がある場合、特定の基板材料の信号速度を使用して長さの不一致を変換する必要があります。差動ペアにおける位相の不一致「位相ミスマッチ」という用語は、長さ調整や遅延調整と同じ文脈で使われることがありますが、差動ペアを扱う際に重要な影響を及ぼします。差動ペアのルーティングでは、異なるペアが変則的に配置されたビアを通過する必要がある場合など、ペアの各端が非結合状態になる短い領域が生じることがあります。これは、ペア全体の長さが不一致であることに加えて、一致させる必要がある複数のペアがある場合もあります。

Thought Leadership PCB内の信号歪み：原因と解決策高速信号の長さ合わせは、すべて同期に関するものです... 信号の歪みは、信号の整合性や回路分析に関する多くの議論でしばしば触れられるだけのものです。より多くのネットワーク製品が高速で動作し、複雑な変調方式を使用するようになると、信号の歪みがビットエラー率に寄与する深刻な問題となることがわかります。歪みの源は、電気的な相互接続でのデータレートの速度向上を妨げる主要なボトルネックの一つとして挙げられています。同じ問題は、特に10GHz台の周波数で動作するアナログ信号においても見られます。RF/ワイヤレス領域の設計者は、設計、テスト、測定中にこれらの信号の歪み源を理解する必要があります。線形対非線形の信号歪み信号の歪みのすべての源は、線形または非線形として分類することができます。それらは調和波の生成という点で異なります。非線形歪みの源は、信号が源を通過する際に調和波を生成するのに対し、線形信号歪みの源は調和波を生成しません。歪みの両方の源は、信号を構成する周波数成分の大きさと位相を変更することができます。信号の歪みの異なる源は、帯域幅の歪み源と特定の信号の周波数内容に依存して、異なるタイプの信号（アナログまたはデジタル）に異なる影響を与えます。信号の歪みの異なる源は、変調のタイプに応じて、変調された信号にも異なる影響を与えます。明らかに、異なる信号の歪み源の範囲は広く、すべての源を詳細にカバーすることはできません。しかし、PCBトレースとコンポーネントにおける線形および非線形の信号歪みのいくつかの重要な源を要約することができます。線形信号歪みの源周波数応答と位相歪み。線形回路での周波数スイープシミュレーションに慣れている場合、伝達関数が線形回路内の信号の位相と振幅の変化を定義することを知っているでしょう。回路、特定のコンポーネント、または相互接続の伝達関数は位相シフトを適用し、信号の大きさを調整します。位相と振幅のこれらの変化は周波数の関数であり、ボード線図で視覚化されます。これは、異なる周波数成分が異なる量だけ遅延され、これらの異なる周波数成分が異なる量で増幅または減衰されることを意味します。不連続。この広範な歪み源には、相互接続に沿ったインピーダンスの不連続（例：ビアやトレースのジオメトリ）や材料特性の不連続（例：ファイバーウィーブ効果から）が含まれます。分散歪み。これは、基板、導体、およびボード内の他の材料における分散によって生じます。この歪み源は避けられませんが、相互接続の長さが短い場合には気付かない程度に小さくすることができます。基板内の分散は、デジタル信号の異なる周波数成分がトレースを異なる速度で移動する原因となります。分散はまた、トレース上の信号によって見られる損失角度に影響を与え、信号歪みに寄与します。これにより、パルスが伸びる（つまり、群速度が周波数依存になる）ことが起こり、分散補償がない超高速レーザーで起こるのと同様です。 PCB相互接続で分散を補償する一つの解決策は、 DSPアルゴリズムを使用するか、正と負の群速度分散を交互に持つ層状基板ウィーブを使用して、関連する周波数範囲での正味の分散がゼロになるようにすることです。この特定のトピックは十分に広範なため、独自の記事に値します。この優れた記事をSignal Integrity Journalで、PCBトレースの分散に関する完全な議論をご覧ください。

Thought Leadership 回路設計における過渡信号解析のためのツール適切なシミュレータを使用すれば、これらの回路で過渡信号解析を行うことができます。私はまだ最初の微分方程式のクラスを覚えています。最初に議論されたトピックの一つが、多くの異なる物理システムで発生する減衰振動回路と過渡信号応答でした。PCB内のインターコネクトや電源レールでの過渡応答は、ビットエラー、タイミングジッター、および他の信号整合性の問題の原因となります。過渡信号解析を行うことで、完璧な回路を設計する道のりでどの設計ステップを踏むべきかを決定できます。単純な回路での過渡信号解析は、手作業で調べて処理することができ、時間の関数として過渡応答をプロットすることができます。より複雑な回路は、手作業で分析するのが難しい場合があります。代わりに、シミュレータを使用して回路設計中に時間領域の過渡信号解析を行うことができます。適切な設計ソフトウェアを使用すれば、コーディングスキルも必要ありません。回路設計における過渡現象の定義正式には、過渡現象は、一連の結合された一次線形または非線形微分方程式（自律的であるか非自律的であるかにかかわらず）として記述できる回路で発生する可能性があります。過渡応答はいくつかの方法で決定できます。私の意見では、ポアンカレ・ベンディクソンの定理を使用して、任意の結合方程式セットに対して手作業で簡単に処理できるため、過渡応答のタイプと存在を簡単に判断できます。このような操作が得意でない場合でも心配はいりません。SPICEベースの回路シミュレーターを使用して、時間領域で過渡挙動を調べることができます。フィードバックのない時間不変回路の過渡応答は、3つの領域のいずれかに分類されます：過減衰：振動のない遅い減衰応答臨界減衰：振動なしで可能な限り速い減衰応答減衰振動：減衰し、振動する応答これらの応答は、時間領域シミュレーションの出力で簡単に確認できます。SPICEシミュレーターを使用して、回路図から直接過渡信号分析を実行できます。時間領域での過渡信号分析のためのツール回路の挙動を調べ、過渡信号解析を探求する最も簡単な方法は、時間領域シミュレーションを使用することです。このタイプのシミュレーションは、ニュートン・ラフソン法または数値積分法を使用して、時間領域で回路のキルヒホッフの法則を解くことにより行われます。これは、シミュレートされる回路の形式に依存します。これらおよびその他の方法は、SPICEベースのシミュレータに統合されており、明示的に呼び出す必要はありません。過渡解析のもう一つの方法は、回路のラプラス変換を取り、回路の極と零点を特定することです。回路シミュレーションの観点からは、回路図から直接過渡信号解析シミュレーションを実行できます。これには、回路の挙動の2つの側面を考慮する必要があります：駆動信号。これは、過渡応答を引き起こす入力電圧/電流レベルの変化を定義します。これには、2つの信号レベル間の変化（例えば、スイッチングデジタル信号）、電流入力信号レベルのドロップまたはスパイク、または駆動信号の任意の変化が含まれる場合があります。正弦波信号や任意の周期波形で駆動することも考慮できます。また、信号が2つのレベル間で切り替わる際の有限立ち上がり時間も考慮できます。初期条件。これは、駆動信号が変動する瞬間または駆動波形がオンになった瞬間の回路の状態を定義します。これは、時刻 t = 0 で、回路が初めて定常状態（つまり、回路内に以前の過渡応答がなかった）にあったと仮定します。初期条件が指定されていない場合、t

PCB設計におけるシリコンフォトニクス統合の課題シリコンフォトニクスは、シリコンICで使用されている製造プロセスをそのまま使用します最近のIEEEカンファレンスでリチャード・ソレフと会い、電子・フォトニック統合回路（EPICs）の現状について話し合う機会を得ました。彼はしばしば「シリコンフォトニクスの父」と呼ばれており、その理由は明らかです。彼に優しく頼めば、シリコン上に直接フォトニック回路としての基本的な論理ゲートをどのように構築するかを教えてくれるでしょう。今はシリコンフォトニクスにとって画期的な時期です。この技術は数十年前から存在していますが、現在、大量商業化の寸前にあり、大衆に提供されようとしています。標準的な電子部品で動作するシステムにシリコンフォトニクスを統合する前に、克服すべきいくつかのエンジニアリングの課題がまだあります。 ICおよびPCB設計における100 Gbps+の課題ここまで読んでまだ混乱している人のために、いくつかの背景を説明します：フォトニック回路とは、光のみを使用して動作する回路要素です。これらの回路は、光学および電子工学のコミュニティで主要な話題です。12年前、設計者は銅を介して100 Gbpsでデータを転送できる単一リンクの作成について話していました。銅は短距離で100 Gbpsのデータ転送を可能にすることがわかり、一方で光ファイバーは長距離で最適に機能します。遅い機器でも並列化を使用して、データレートを100 Gbpsや400 Gbpsに増加させることができます。100 Gbpsネットワークで動作するために必要な光学機器は、非常に特定の設計要件を持ち、すべての電子部品と普遍的に互換性があるわけではありません。データレートが増加するにつれて、PCBやIC内の電気信号の整合性の問題がより顕著かつ目立つようになり、その結果、信号の立ち上がり時間が短くなります。ICレベルでは、データレートの増加に伴い、相互接続遅延時間、伝播遅延時間、およびクロストークの強度がすべて増加します。PCBレベルでは、クロストーク、放射されたおよび伝導されたEMI、および熱管理が、高速設計の重要な考慮事項となります。光学部品は、電子部品で見られる同じ信号整合性の問題に悩まされない、より高帯域幅の解決策を提供します。電子IC設計におけるより大きな並列性は、光学部品によって提供されるより高帯域幅の解決策を必要とします。フォトニック集積回路（PIC）と電子・フォトニック集積回路（EPIC）に注目してください。前者の回路は、多数のフォトニック要素を単一のパッケージに統合して、完全に光で動作するように設計されています。後者の回路は、光を使用して動作するように設計されていますが、これらの回路には電子要素が現れることがあります。したがって、これらの回路は、電子部品の帯域幅に応じて、標準的な電子部品ともインターフェースできます。なぜフォトニクスで、なぜシリコン上なのか疑問に思うかもしれません。シリコン製造所とチップ製造能力の成熟度は、これらの伝統的な製造プロセスをフォトニック回路に即座に適応させることができることを意味します。もし私たちが近いうちにPICやEPICを見ることになるなら、それらは最も確実にシリコンフォトニクス技術に基づいて構築されるでしょう。将来的には、これらのICをPICやEPICとインターフェースすることになるでしょう PCBでのシリコンフォトニクスの使用における課題シリコンの素晴らしい点は、1550 nmの波長で透明であるため、1550