BGAを使用した設計を成功させるには

現在、FPGAやマイクロプロセッサーなど、さまざまな高度多機能半導体デバイスの標準パッケージでBGA（Ball Grid Array）が採用されています。BGAパッケージのコンポーネントは、ホストプロセッサー、またはメモリなどの周辺機器として、幅広い組み込み設計で使用されています。BGAは、チップメーカーの技術的進歩に対応するため、近年大きく進化してきました。また、BGAパッケージにはいくつものバリエーションがあり、これらは各種デバイス専用のリードレスパッケージで使用されています。一方、BGAはピン数が多く、ピンの配置間隔が狭く、HDIの設計・レイアウトで最も扱いにくいコンポーネントであるという側面もあります。

BGAパッケージは、標準BGAとマイクロBGAに分けることができます。今日の電子技術ではI/O回路や装置の使用が求められ、経験豊富なPCB設計者でさえ、特に複数層での配線で苦労しています。BGAを使用したPCB設計での課題を克服するのに有用な戦略は何でしょう？

BGAを使用したPCBレイアウトに着手する

多くの場合、BGAはデバイスのメインプロセッサーで、基板内の他の多くのコンポーネントと連携する必要があるため、最も大きなBGAコンポーネントをまず配置し、そこから、PCBレイアウトのフロアプランに着手するのが一般的です。もちろん、最も大きなBGAコンポーネントを最初に配置することは必須要件ではなく、一度配置したら、その位置を変えられないわけでもありませんが、これにより、コンポーネントへの配線に使用するレイヤー数とファンアウト戦略を一部決めることができます。

BGAを使用したPCBレイアウトで配線を確実に成功させるためには、いくつかのタスクが必要になります。

1. 信号層の数：スタックアップに必要な信号層の数は、プレーン層の数、ひいては配線するために必要なトレース幅に影響します。
2. ファンアウト：BGAにおける信号の流れをどうするか？インピーダンスの制御は必要か？こうした質問により、スタックアップ内のレイヤー数が決定され、それによって内部層でトレースをどのように配線するかが決まります。

また、設計性能と信頼性基準の問題もあります。BGAを使用した高信頼性設計では、クラス3/3A以上の製品固有の信頼性基準を満たす必要があります。たとえば、一部のミルエアロ仕様では、 IPC-6012クラス3アニュラリング要件を超えるパッドサイズが必要になります。 その結果、公差、アニュラリング、ソルダーマスクの要件により、標準のドッグボーンファンアウトが使えなくなる可能性があります。

設計プロセスの早い段階でこれらの点を念頭に置きながら3つのタスクを行うことで、BGAを使用したPCBレイアウトに着手できます。

BGA戦略1：適切な出口配線を明確にする

BGAのレイアウトと配線における主な課題は、自信を持って生産でき、組み立て後にPCBの再作業が発生しない適切な出口配線を決定することです。層数の多いBGAでは、出口配線計画に複数列のピンを通る配線トレースが含まれます。これらのトレースの一部は高速信号を実現するためのもので、クロストークを防ぐためにトレースを適切に離す必要があるかもしれません。または、低速信号のためであれば、クロストークや過度のノイズのリスクが少なく、より近くにまとめて配置させることができる場合もあります。

以下の例は、2つの内部層でのBGAを用いたレイアウトのエスケープ配線を示したものです。ここでは、これらの内部層で、トレースがビアの複数の行（2つ以上）に配線されていることがわかります。これは、表面ピンに配線していないことを考えると適切な処置と言えます。表面では、BGAランドパターンのパッドサイズ、クリアランス要件、ファンアウトスタイル（特にドッグボーンファンアウト）により、外側の2行のみに配線するのが最も一般的です。

ドッグボーンファンアウトは配置間隔の緩いBGAで使用される標準的な方法ですが、ビアインパッドは表面層の柔軟性を高めます。ピンの配置間隔が狭まると、ピン間から各層のBGAに到達するために必要なトレース幅が必然的に小さくなります。制御されたインピーダンス信号の場合、これはより薄いラミネートが必要になることを意味し、最終的にはHDI技術により、BGAで配線できるようにする必要があります。ひいては、ファンアウトスタイルは、ドッグボーンからビアインパッドに変更されることになります。BGAファンアウトスタイルとその他のブレークアウト方法の詳細については、次の資料をお読みください：

• Pfiel, C.著『 BGA Breakouts and Routing: Effective Design Methods for Very Large BGAs, 第2版』Mentor Graphics（2010年）。

BGA設計タスク2：接地と電源

大きなBGAでは、複数のピンが接地と電源専用になる可能性があります。一部のコンポーネント、特に複数の高速デジタルインターフェースをサポートする必要がある大型プロセッサーでは、ほとんどのピンを接地と電源専用にすることができます。さらに、コンポーネントは複数の電圧レベルを必要とする場合があります。つまり、複数の電源からの電力を基板に配線する必要があります。BGAへの電源接続を管理する最も簡単な方法は、通常1つないし2つのプレーン層で電源レールを使用することです。誘電体をやや分離して隣接する層に電源と接地を配置することも、高いプレーン間容量を提供するので、電源の完全性を維持するのに役立ちます。

当社は常にBGAの下の出口配線またはエスケープ配線について取り上げていますが、BGAピン付近での配線方法はこれだけではありません。パワーレール、GNDプレーン層またはポリゴンへの接続、ピン間の配線はすべて、同じBGAの下で行う必要がある場合があります。これは、同じレイヤー上の電源/接地用のポリゴンに加えて、ピン間の配線が表示される可能性があることを意味します。以下に例を示します。

BGA設計タスク3：PCB層スタックを決定する

BGAのピン配置とI/O回路数を使用して、PCBスタックアップに必要なレイヤー数を決定できます。設計者は、制御されたインピーダンスラインをBGAに配線するために必要なトレース幅を決定したら、インピーダンスを維持するために必要な層の厚さを決定できます。これにBGAの行数を追加すると、PCBスタックアップに必要な信号層の総数を決めることができます。

通常、BGAデバイスの外側の最初の2つの行ではビアを必要としないため、表面層に配線できます。ドッグボーンファンアウトやビアインパッド、代替ファンアウトでのケースがこれに該当します。このパターンをBGA全体で繰り返すことで、信号のファンアウトに必要なレイヤーの総数を決定できます。GNDピンが信号ピン間でインターリーブされることは一般的です。必要に応じて、分離するため、GNDピンを信号層間でインターリーブしてください。下図は、BGAの行と信号層の数を決定するための方法を示しています。

以下の例では、内側の行からいくつかのピンを取り除いたフリップチップBGAを示しています。これらのボールの一部が取り除かれているため、そこに信号を送り、これらの内部ピンに到達できるようにすることにより、内部層から2行以上にアクセスできる可能性があります。この特定のBGAの主要な内部正方形は、電源と接地用で、少なくとも2つの層を必要とするかもしれません。これらのレイヤーとバックレイヤーを使用すると、このBGAを完全にファンアウトして配線するために、少なくとも6レイヤーが必要になります。

 

PCBでBGAを使用する設計戦略について

BGAを使用したPCBの設計は難しい場合がありますが、DRCエンジンの配置をまず決定し、適切な配線ジオメトリと間隔がPCBレイアウト全体で維持されるようにします。BGAを使用したHDI PCBでの配線について詳しくは、以下のリソースをお読みください。

• HDIの設計の基本とHDI基板製造プロセス
• 信頼性の高いマイクロビアを使用した高密度接続の配線

実際にAltium Designer^®を使ってみましょう...

パワフルなPCB設計