Altium Designer 24に基づくシグナル・インテグリティの原則

高速および信号完全性への導入

デジタルシステムは、現代の電子機器の基本的な領域の一つです。高効率プロセッサーやFPGA、高速ADCコンバーターとDSPやFPGAを使用する広帯域データ取得システムなど、デジタルシステムの進歩は、さまざまな集積回路やモジュール間の相互接続を含むPCBを特に、電子設計に異なるアプローチを要求します。このアプローチは、現代の高速電子機器で使用される信号の種類に関連しています。

RS232やI2Cのような基本的でよく知られたインターフェースは、データスループットが秒間数百キロビットに限定されていますが、PCIeやUSB3.0のようなインターフェースを介して高速システムやモジュール間の相互接続は、秒間数ギガビット以上のデータレートを持つことがあります（これが高速システムや高速設計という用語の由来です）。

さらに、現代の高データレート相互接続のほとんどは、少数の信号線のみを使用するシリアル信号を使用します。そのようなシリアル線の一つが図1に示されています。いくつかの標準では複数の線が必要であり、ほとんどの場合、これらの線は差動ペアとして作られます。そのような標準の良い例はPCIeやJESD204です。

図1：シリアル高データレートリンク；送信機、受信機、および伝送路のインピーダンスマッチングは信号完全性にとって基本的です

高速設計の原則は、信号データレートとこの信号によって占められる帯域幅との間に直接的な関係があるため、無線周波数設計に似ています - データレートが高いほど、そのような信号によって占められる帯域幅も広くなります。また、高速信号の立ち上がり時間と立ち下がり時間は、しばしば1ns以下で、スイッチング周波数は数GHzを超えることがよくあります。このような信号は、SPI、I2C、RS232などの低速規格で使用される信号とは異なる方法でPCBを伝播します。信号の帯域幅を念頭に置き、送信機（例：ADCのJESD204Bインターフェース）から受信機（例：FPGAの入力ピン）まで、データリンクの忠実度が維持されるように、PCBを正しく設計するためには、重要な注意が必要です。最も一般的には、LVDS（低電圧差動信号）規格が、高データレートモジュールやシステムを相互接続するため、または高速信号の標準化された仕様（例：電圧変動、論理レベル、インピーダンスなど）を提供するために使用されます。

高速信号の性質は、PCB上で伝送されるリンクと信号の高忠実度を保証するために、PCBと回路図の異なる設計ツールを必要とします（設計に費やされる時間の削減とともに）。信号の高忠実度は、信号の品質特性に関連するもので、信号整合性と呼ばれ、PCB/SCHの開発中だけでなく、専用ツールを使用したラボでの信号測定によっても検証できる伝送信号の多数のパラメータから構成されます。

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

Altium Designerは、高速プロジェクトに関連するすべての活動をサポートし、例えば以下のような多数の機能を提供することにより、信号整合性の制御手段を提供します：

• 回路図とPCBでの差動ペアの定義の可能性；
• 長さマッチングを伴うPCBエディタでの差動ペアのルーティング；
• 差動および単線信号線の制御インピーダンストラックの定義；
• 差動ペア内およびバス内での信号線の長さ調整；
• 信号整合性と高速のためのシミュレーションツールとDRCチェック；
• 消散因子、誘電率定数、銅の粗さを含むインピーダンスプロファイルでのPCBスタックアップの定義の可能性；
• コンポーネントの伝播遅延の定義の可能性

など。

これらの機能は、信号完全性に関連する設計エラーを軽減し、設計フェーズでの柔軟性を提供し、プロトタイピングコストを削減し、製品の市場への納品を加速させるのに役立ちます。

信号完全性

最初の段落で述べられた信号劣化は、さまざまな形を取り、信号の時間関連値（立ち上がり時間やジッターなど）や信号レベルに関連するパラメータ（例えば、オーバーシュート、電圧スイング）を指すことがあります。信号忠実度に関連する基本パラメーターには、以下の現象が含まれます：

• 信号送信機と伝送路（または受信機と伝送路）間の信号反射、コネクタ、ビア、スタブ、または信号経路に沿ったインピーダンスの連続性を歪めるシステムの他のコンポーネントによって引き起こされる信号反射；
• 信号線間のクロストーク；
• 信号のオーバーシュートとアンダーシュート；
• ノイズによる信号対雑音比の劣化（受信機が正しい論理レベルを検出するのが難しくなる原因）；
• 信号経路に沿った信号減衰 - 必要な論理レベルを達成できない；
• ADC/DACコンバーターの動作を設定するクロック信号のジッター、および信号線のジッター；
• PCB（またはシステム）からの放射される放射レベルの増加で、EMC認証を通過するためにさまざまな対策（例：シールド）が必要になる場合がある

など。

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

上記の現象のそれぞれは、データエラーレートの増加や通信の完全な損失につながる可能性があります。また、システムパラメーターの劣化（例：高解像度ADCコンバーターを通じた信号処理の品質）も発生する可能性があります。不適切な設計に関連する信号の乱れの例は、AD24で実行されたオシログラムやシミュレーションで示されています - 図2から5を参照してください。

図2: シグナルパスにおける不適切な信号終端によって引き起こされるランタイムパルス

図3: クロストークの例 - 紫のトレース - 攻撃者、黄色のトレース - 被害者

図4: デジタル波形のオーバーシュートとアンダーシュート

図5: シグナルリンギングの例。AD24で実行された信号完全性シミュレーションの結果

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

図6: シグナルリンギングの最適化 - シリーズ終端抵抗のスイープ

単端子信号と差動信号

信号線とグラウンドの間の電圧差として情報が伝達されるSPI、I2C、RS232などの低速信号は、単端子信号と呼ばれます。データレートが数百Mbits/sを超える高速信号は、通常、PCB上の密接に結合された信号トレースのペアである差動ペアによって伝送されます - この場合、情報はこれら2つの線（しばしばPとNとして参照される）の間の電圧差によって伝達されます - 図7および8を参照してください。

図7: AD24で定義されたイーサネットコントローラーの差動ペア

図8: PCB上に表された差動ペア

差動信号は、PCB上のグラウンドポテンシャルの乱れや変動に対してより抵抗力があります。これは、差動ペアを形成する両方の線に乱れが誘発されるため、差動信号（一方の線と他方の線の差）が歪まないためです。このタイプの信号は、システム内のグラウンドバウンスに関連する問題を最小限に抑え、高速信号の品質パラメータを改善するのに役立ちます。差動信号と単端信号の例を図9に示します。

PCB Design Solutions

For the Consumer Electronics Industry

Learn More

図9: 単端信号と差動信号

結論

PCB上の信号の整合性を保証するために、高速原理の正しい実装は、設計段階の初めから注意が必要です - PCBスタックアップから始め、正しいインピーダンスを持つ差動ペアまたは単端ペアの定義、ルーティング戦略、さらにはPCB上のコンポーネントの配置、例えばDDRメモリとMCUやFPGAとの位置関係など。

さらに、高速信号の品質に関連する重要な側面には、信号経路に沿ったビアのタイプと数、信号スタブ、コネクタ、およびそれらに信号トレースを接続する方法が含まれます。

高速信号を扱う製造済みPCBの検証は、シミュレーションを通じて行うことができ、これにより発注前に潜在的な問題を検出することが可能です。オーバーシュート、アンダーシュート、反射またはクロストークなどの信号完全性基準は、Altium Designerの設計ルールで定義することができます。これにより、信号の完全性をコントロール下に保つことができます。

私たちの今後の拡張機能であるSignal Analyzer by Keysightは、特に信号完全性分析に焦点を当てる際に、設計プロセスの可能性をさらに高めるでしょう。この拡張機能のプレミアは2024年10月中旬に予定されています。