Mobile menu
高速設計
ホーム 高速設計

高速PCB設計

高速PCB設計では、高速エッジの信号が使用されます。この信号では、デバイスの状態が非常に速く切り替わり、信号がコンポーネント間を移動し終わる前に移行が完了します。高速PCB設計における相互接続には、正確なインピーダンス整合が必要であり、相互接続に伴って起こりうる損失、歪み、EMI、クロストークを考慮した配線が必要です。伝送線路の設計、レイアウト、ルーティングを適切に行うことで、これらの問題を最小限に抑えることができます。プリント基板における高速基板レイアウトや伝送線路設計を成功させるためのリソースを、ライブラリでご覧ください。

高速設計とは何か 高速設計入門（ウェビナー） 高速PCB設計の主なポイント Advanced PCB Design Techniques 高速回路基板レイアウト 伝送線路と終端 高速PCB設計 Altium Designerを使用したPCBレイアウトと高速設計
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
PCB制作者はAltium Designer以上を探す必要はありません PCB制作者はAltium Designer以上を探す必要はありません 1 min Blog PCB設計ソフトウェアに関して言えば、最高のソフトウェアパッケージは部分的に販売されることはありません。PCB設計業界が求める最新かつ最高のツールを含む統合ソフトウェアソリューションが必要です。PCB設計が初めてであろうと、何十年ものビジネスに携わっているとしても、Altium Designerはあらゆる用途の高品質なPCBを生産するためのツールを提供します。 ALTIUM DESIGNER 設計プロセス全体に必要なツールを含む統合PCB設計ソフトウェアパッケージ シンプルな回路基板を作成できるプログラムはたくさんあります。しかし、最高のPCBを構築したい場合、最高のツールが必要です。今では、Altium Designerで統一されたPCB設計環境で作業できます。機能が分離されたプログラム間で設計を移動させる日々は過ぎ去りました。 Altium Designerを使用すると、必要な重要な機能をすべて含む単一のインターフェース内で操作できます。業界標準の設計、シミュレーション、CAD/CAM、およびドキュメント機能は、Altium Designerの64ビットマルチスレッディングアーキテクチャによって提供されます。完成した製品を生産し始めるために必要なすべてが単一のソフトウェアパッケージ内に存在します。 強力なインターフェースを活用して回路基板を作成する 新しいソフトウェアパッケージに慣れるまでには時間がかかることがあります。設計ツールが複数のプログラムに分かれている場合、状況はさらに悪化します。設計ツールが単一のソフトウェアパッケージに統合されている場合、ソフトウェアの細かな点を学ぶのに必要な時間は短縮されます。回路は、設計エンジニアが自由と創造性を持って作業できるよう促すPCBソフトウェアを要求します。 PCBクリエーターは、回路図のキャプチャからレイアウトへの移行を容易にし、PCBメーカー用の出力ファイルを慎重に管理できるソフトウェアを求めます。すべてを一つのプログラムで一貫したファイル形式で保持することで、複数のプログラム間での変換によるエラーを排除します。真の回路基板クリエーターがこれまでになく簡単になりました。 統合された設計インターフェースでPCBをレイアウト 強力なルーティングツールで、設計が目の前でまとまっていくのを見守りましょう。ルーティング機能を広範なコンポーネントライブラリとCAD/CAMツールと組み合わせることで、回路図からレイアウトへの移行に必要なものがすべて揃います。直感的な設計インターフェースが、簡単に始めることを可能にし、成功を手の届くところに置きます。 Altium Designerの設計インターフェースを使えば、回路図の設計とコンポーネントのレイアウトを始めるのが簡単です。 Altium Designerの統合設計インターフェースについてもっと学びましょう。 Altium 記事を読む
電源プレーンリターンパス パワープレーンとグラウンドプレーン：PCBのパワープレーンをリターンパスとして使用すべきですか？ 1 min Thought Leadership 電源プレーン（電源層とも呼ばれる）とグラウンドプレーンは、電力供給の配布以上の重要性を持っています。インピーダンス制御ルーティングでの基準プレーンの定義や、リターンパスの管理においても、スタックアップはリターン電流がPCBの電源プレーンに入り、その後グラウンド層に再結合されるよう強制することがあります。インピーダンス制御トレース幅の基礎としてGND基準層を定義しても、設計内の電源層の長さに沿った明確なリターンパスを定義する必要があります。電源層をリターンパスとして使用するPCB内でのリターンパスを制御するための良い実践をいくつか見てみましょう。 PCBの電源プレーンをリターンパスとする場合の信号挙動 「リターンパス」と言うとき、設計内でリターン電流が自然に従うパスのことを指します。このパスにより、電流はPCBアセンブリの入力側の低電位端子に戻ることができます。伝送線上で移動する信号にとって、リターンパスは線とその基準プレーンの間の容量によって決まります。容量が大きい、周波数が高い、またはその両方である場合、リターン電流は変位電流として容易にグラウンド層に入ることができます。 これは、伝送線とその参照平面との距離が、その参照平面のタイプが何であれ、実際の設計においていくつかの重要な電気的振る舞いを決定することを意味します。そのような振る舞いには、 外部ソースからのEMI感受性があり、これは大きな電流ループを介して誘導的に、または電場を介して静電容量的に受信されることがあります 不一致のインピーダンスは、平面領域間、ギャップを越えて、またはインターコネクトに沿ってトレース幅が変化する場合に生じます 他のトレースからのクロストークは、設計が 伝播中の損失は、伝送線と近くの参照平面または他の導体の間の場の線の集中によって発生します 返り経路または信号参照を提供する隣接層としてパワープレーンまたはグラウンドプレーンのどちらを使用するか選択できる場合は、常にPCBグラウンドプレーンを選択するべきです。これには2つの理由があり、以下で詳しく説明します。 静電容量結合 電力プレーンがどのようにして（あるいはしないで）任意の種類のリターンパスとして機能するかを議論する前に、我々は次の質問をしなければなりません。伝送線から電力プレーンPCBへの電流はどのようにして入るのでしょうか。答えは、容量性結合です！上述のように、リターンパスは伝送線と近くの導体の間で誘導されることが記されています。近くのプレーン層については、線とプレーンの間に電気ポテンシャルが変化するたびにこれが発生します。したがって、プレーンの隣でトレースが配線され、デジタル信号がそのトレースを通過するとき、我々は今、プレーン層で変位電流が駆動されていることになります。 近くのプレーンが、電力入力時の低ポテンシャル点と同じポテンシャルのグラウンドプレーンであれば、全てがうまくいくでしょう。これの問題点は、電流が電力プレーンから近くのグラウンド層へと移動する必要があるとき、電流は別の誘電体層を通ってPCBグラウンドプレーンに到達する必要があるということです。 スタックアップの設計方法や信号が誘導される基板の領域によって、2つの層の間のキャパシタンスは、電源プレーンとグラウンドプレーンの間に非常に高いインピーダンスの経路を形成する可能性があります。スタックアップによっては、以下に示すような単純な4層スタックアップの場合、電源層とPCBグラウンドプレーン層の間のプレーンキャパシタンスは非常に小さく（平方ミリメートルあたりフェムトファラドのオーダー）、非常に高速なデジタル信号や非常に高周波のRF信号を除いて、極めて高いインピーダンスのリターンパスを作り出します。この電源プレーンとグラウンドプレーンの間の旅の中での唯一の他の選択肢は、以下に示すように、最も近いデカップリングキャパシタを通ることです。どちらの場合でも、基板のどこかでEMI問題が発生する可能性があります。 通常の低速シングルエンド信号（たとえば、立ち上がり時間が制限されたI2CやSPI信号など）の場合、このGNDへの結合から発生するEMIが最大の問題ではないかもしれません。これは、純粋なDCや低周波アナログデバイスではまったく発生しません。しかし、今日の標準CMOSコンポーネントでは、一般的なデジタルコンポーネントのシングルエンドバスでもこの問題が発生する可能性があります。では、解決策は何でしょうか？ 解決策は、PCBスタックアップの再設計にあります。最も簡単な方法は、グラウンドリターンを提供するレイヤーを追加することです。一般的に、すべてのGNDプレーンが適切に間隔を置いてステッチングビアで繋がれている限り、他の設計変更は必要ありません。設計の観点からより時間がかかるものとして、上記の4層スタックアップのように、PWRとシグナルを同じレイヤーに配置し、その上にPWRをプアとして同じレイヤーに追加することが挙げられます。 4層例 上記の例の4層ボードでは、連続したビットストリームを提供する必要があるバスとラインを、GNDの直上のトップレイヤーに配置するのが最適です。RCやシリーズ終端で遅延させることができる制御信号などの他の信号は、バックレイヤーに配置することができますし、その他のサポートコンポーネントも同様です。しかし、両方の表面レイヤーにデジタルバスを持つ4層PCBが必要な場合、最良の実践は代替スタックアップを使用することです。 このスタックアップは、ノイズを抑制し、どこでもクリアなリターンパスを提供する最良の代替手段と言えるでしょう。これはSIG+PWR/GND/GND/SIG+PWRスタックアップで、信号と電力は上層でルーティングされます。これにより、電力レールは隣接するGNDプレーンに近接して配置されるべきであるため、非常に強力なデカップリングが提供されます。 この代替4層スタックアップについてもっと学ぶ このボードには、複数の電力レールがある場合に生じる可能性のある難しさが一つあります。4層ボードが両層に高速信号を必要とし、複数の電力レールと強力な電力整合性が必要な場合、標準のSIG/GND/PWR/SIGスタックアップは機能しません。ここで、2層を追加して6層スタックアップを構築することが最良の選択です。 記事を読む
インピーダンスに影響を与える伝送線路の特性 - 隠された特徴 インピーダンスに影響を与える伝送線路の特性 - 隠された特徴 1 min Blog こちらと他のいくつかの記事では、 Altiumリソースセクションで、伝送線路インピーダンスについて様々な観点から取り上げています。私は以前、 シミュレーション技術とインピーダンスの進化という記事で伝送線路インピーダンスについて取り上げましたが、インピーダンスに関して提供できる情報は尽きたかのように思われるかもしれません。しかし、実際には、いくつかの特徴は触れられただけでした。この記事では、それらの特徴とその効果、および伝送線路インピーダンスを制御するために使用される基本方程式について詳しく説明します。 インピーダンスまたは不一致の原因 以前の記事で議論されたように、表面層上の伝送線路のインピーダンスを決定する4つの主要な変数には以下が含まれます： それが通過する平面上のトレースの高さ。 トレースの幅。 トレースの厚さ。 トレースを支えるために使用される絶縁材料。 上記の4つの変数が分かれば、PCB内のどの特徴がインピーダンスに関連する影響を持つかを判断することができます。これらの特徴には以下が含まれます： 同一層内でのトレース幅の変化。これは一般にトレースネッキングと呼ばれます。 トレースネッキングは、トレースがSMD（表面実装デバイス）やトレースの幅よりも小さい直径のスルーホールなど、狭いパッドに近づくとトレース幅が減少することを指します。 トレース厚さの変化。 平面上の高さの変化。 伝送線路に沿ったスタブ。 伝送線路に沿った負荷。 コネクタの遷移。 不適切な終端。 終端のない状態。 大きな電力平面の不連続。 記事を読む
ファイバーウィーブ効果が高周波信号の整合性に与える影響 ファイバーウィーブ効果が高周波信号の整合性に与える影響 1 min Blog トレースの向きを決め、適切な織り方を選ぶことで、ファイバーウィーブ効果を補償することができます。高周波での共振に注意してください。この最新のPCB設計ブログでさらに詳しく学びましょう。 記事を読む
直交トレース配線PCB 多層PCBにおける直交トレース配線の長所と短所 1 min Blog 直交トレースルーティングの使用を制限する要因は何ですか？ほとんどの設計の質問と同様に、それは信号速度、スタックアップ、そしてPCBレイアウト内の配置に依存します。専門家であるZachariah Petersonによる最新のPCB設計ブログを読んで、さらに詳しく学びましょう。 記事を読む
DDR5 PCB設計と信号整合性：設計者が知っておくべきこと DDR5 PCBレイアウト、ルーティング、およびシグナルインテグリティガイドライン 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 DDR5規格のリリースが2020年7月に発表されました。これは、提案された規格に従う最初のRAMモジュールの開発が発表されてから約18ヶ月後のことです。この規格では、ピーク速度が5200 MT/秒/ピンを超えることが可能であり（DDR4の3200 MT/秒/ピンと比較して）、JEDECで評価された速度は最大6400 MT/秒/ピン、チャネル帯域幅は最大300 GB/秒まで増加します。 この新世代のメモリは、8GB、16GB、32GBの容量で、技術がより商業化されるにつれて、以前の世代よりも需要が上回ると予想されます。 より高速な速度、より低い供給電圧、そしてより高いチャネル損失は、DDR5のPCBレイアウトと設計において厳格なマージンと許容誤差を生み出しますが、DDR5チャネルの信号整合性は一般的な信号整合性メトリクスを用いて評価することができます。この分野には取り上げるべきことがたくさんありますが、この記事では、DDR5における信号整合性を確保するための重要なDDR5 PCBレイアウトおよびルーティングガイドライン、およびDDR5チャネルにおける重要な信号整合性メトリクスに焦点を当てます。 DDR5アイダイアグラムとインパルス応答 DDR5チャネルの信号整合性を調べるために使用される重要なシミュレーションには、アイダイアグラムとインパルス応答の2つがあります。アイダイアグラムは、シミュレートすることも、測定することもできますし、終端されたチャネルでのインパルス応答も同様です。どちらもチャネルが単一ビットおよびビットストリームを伝送する能力を測定し、チャネルの解析モデルが因果関係の観点から評価されることを可能にします。以下の表は、これらの測定/シミュレーションから得られる重要な情報をまとめたものです。 インパルス応答 アイダイアグラム 測定内容 単一ビット応答 ビットストリームへの応答 測定から判断できること - チャネル損失 (S21) - 記事を読む
高速配線のための高度なPCBガイドライン 高速配線のための高度なPCBガイドライン 1 min Thought Leadership これらの高速配線ガイドラインを使用して、高度なPCB用のこの先進的なボードを作成できます 新しい設計はますます高速化しており、PCIe 5.0は32 Gb/sに達し、PAM4は信号の整合性と速度を限界まで押し上げています。適切なインターコネクト設計は、高度なデバイスの低ノイズマージン、完璧な電力安定性要件などを考慮し、信号が適切に受信されることを確実にする必要があります。 高度なデバイスが低い信号レベルで動作するため、高速配線ガイドラインは、インターコネクト全体でのインピーダンス不連続による信号損失、歪み、反射を防ぐことに焦点を当てています。特に多レベル信号を使用する場合、超高速信号には、ここで提示されたすべての高速設計ガイドラインを真剣に考慮し、実践に移す必要があります。 重要な高速配線ガイドライン 高速がサブナノ秒領域に達する場合、特に新しいPCIe世代で、高速ネットワーキング機器をサポートするために、どの設計者もいくつかの基本的な高速PCB配線ガイドラインを心に留めておくべきです。新しいデバイスが引き続き速度制限を破るため、アプリケーションを満足させるためにいくつかを選択するのではなく、これらのガイドラインすべてを念頭に置く必要があるでしょう。 制御インピーダンスルーティングと電力整合性のためのスタックアップ 信号整合性だけでなく、電力整合性にとっても、スタックアップは重要です。同様に、信号帯域が10GHz台にまで拡大する場合、特に多レベル信号方式（例えば、400GネットワーキングのPAM4）を使用する場合、インターコネクトの インピーダンスを制御する必要があります。これは、適切な終端とマッチングを確保するためです。また、リンギング（つまり、過渡応答を臨界的に減衰させる）を最小限に抑えるためにトレースのサイズを適切に設定しながら、 インピーダンスを一定に保つ必要があります。これには、入念なスタックアップエンジニアリングとインターコネクト設計が必要です。 差動ペアルーティングと長さのマッチング 共通モードノイズが信号整合性における主要な問題であるため、制御インピーダンスルーティングの一環として、差動ペアの長さ全体にわたって十分な結合を確保する必要があります。これには、 差動ペアの長さに沿った位相マッチングも必要です。可能な限り、結合領域は直接レシーバーに伸び、結合されていない領域はドライバーに限定され、長さがマッチしている必要があります。これにより、共通モードノイズは完全に位相が揃っていると見なされ、レシーバーで完全に抑制されます。 適切な基板材料を選択する 高速立ち上がり時間が求められる場合、低損失正接とフラットな分散特性を持つ基板材料を見つける必要があります。ここで分散は非常に重要であり、インターコネクトの長さに沿ってインピーダンスと伝搬定数が連続的に変化することを引き起こします。まず、分散は電磁パルス（すなわち、デジタル信号）が伝播するにつれて広がる原因となります。第二に、強い分散の 存在下では、信号の立ち上がりエッジで見られるインピーダンスが、立ち下がりエッジで見られるインピーダンスと一致しないため、強い歪みが生じます。関連する帯域幅で誘電率がフラットであることを確認する必要がありますが、これは12 GbpsでのPAM4では簡単に30 GHzに及ぶことがあります。 短いトレースとバックドリリング 記事を読む