シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

Filter

見つかりました

Sort by

これらのアンプは動作中に安定していますか？PCB内のアンプの安定性について知っておくべきことがここにあります。

高周波数と漂遊容量におけるアンプの安定性 1 min Thought Leadership アンプは、現代生活を可能にする重要なコンポーネントの一つです。無線通信からパワーエレクトロニクスまで、これらの製品が適切に機能するためには、アンプが安定して予測可能に動作する必要があります。安定性分析は、物理学と工学の中で私のお気に入りのトピックの一つであり、予想外の場所でよく出くわします。その一つがアンプです。フィードバックとゲインを持つ時間依存の物理システムは、システムが安定した振る舞いに達する条件を持っています。アンプの安定性は、これらの概念をアンプに拡張し、意図しないフィードバックによってシステム出力が望ましくない飽和状態に成長する可能性がある場所です。適切な設計とシミュレーションツールを使用すれば、レイアウトを作成する前に回路モデルの潜在的な不安定性を簡単に考慮に入れることができます。 RFアンプの安定性に及ぼす漂遊容量の影響アンプ回路の不安定性の源泉、およびアンプICの入出力ポート間は、寄生容量です。この寄生容量は、アンプに接続されるトレース間に存在します。寄生容量は、長いトレース（すなわち、伝送線）のインピーダンスを特定の値に設定するために重要です。しかし、寄生容量はまた、出力ポートと入力ポート間の意図しないフィードバックの経路を提供します。このフィードバックパスは容量性であるため、入出力信号の周波数が高いほどそのインピーダンスは低くなります。現在、これは通常チップレベルで対処されていますが、より多くのRFアンプがますます高い周波数で動作するにつれて、PCBのトレースやパッドからの寄与がより重要になってきます。わずか数pFの寄生容量でも、運用中にアンプを不安定にするのに十分です。ボードレベルでは、入力の漂遊容量が帯域幅を制限する効果を持ち、帯域幅は因子(1 + ゲイン)によって減少します。解決策は、アンプのポートでトレースとパッドを設計して寄生容量を最小限にするか、フィードバックループに補償容量を追加することです。高GHz帯域（例えば、mmWave周波数）では、コンポーネント間の間隔は臨界長よりも大きいため、インピーダンス制御ルーティングを使用する必要があります。SoCへの一部のコンポーネントの統合は、この問題を解消するのに役立っていますが、今後のデバイス用の多くのRFアンプは依然として個別のコンポーネントとしてパッケージされています。典型的な例は、mmWaveアプリケーション用の新しいパワーアンプです。アンプの安定性を評価する典型的な方法は、メーカーの評価ボードを使用して、直接、任意の過渡的な挙動を測定することです。もう一つの選択肢は、アンプに接続された入力および出力トレース上の寄生容量を決定し、これらをシミュレーションに含めることです。これらのシミュレーションでは、寄生容量を打ち消すために、アンプのフィードバックループに補償用のキャパシタを実験的に追加することもできます。シミュレーションでの漂遊容量の考慮方法あなたの回路図は、完璧な回路の2D描画に過ぎません。システム内のどこにも漂遊容量要素を含んでおらず、PCBの実際の挙動を正確に反映していません。とはいえ、適切な設計ツールを使用すれば、PCBに寄生を簡単に含めることができます。受動部品の自己共振をシミュレートしようとしているのか、またはシステムの他の部分の漂遊容量をシミュレートしたいのかにかかわらず、戦略的な場所に回路図にキャパシタを追加する必要があります。アンプの入力における漂遊容量をシミュレートするには、適切なサイズのキャパシタとACソースをアンプの入力に追加するだけです。キャパシタはシャント要素として配置されます（つまり、共通のグラウンド接続に接続されます）アンプの入力ポートと出力ポートに。また、アンプコンポーネントの検証済みコンポーネントモデルを使用して、寄生容量の存在下でのアンプの動作を把握する必要があります。シャント容量要素は、基板内のグラウンドと入出力トレース間の結合をモデル化します。その後、2種類のシミュレーションを実行できます：過渡解析および極-零点解析。過渡解析の予想結果過渡解析では、アンプが動作するにつれて信号が不安定になり、時間とともに飽和に達するかどうかを確認できます。以下のグラフは、大きな寄生容量による強い不安定性を持つ100 GHz信号の例示結果を示しています。ここでは、意図しない強いフィードバックと高入力信号レベルにより、出力の過渡電圧が2Vの飽和値に達しています。

伝送線路インピーダンス：6つの重要な値

伝送線路インピーダンス：重要な6つの値 1 min Blog 様々な伝送線路のインピーダンス値を見ていくと、特性インピーダンスと差動インピーダンスが重要な値として際立っています。これらは通常、信号規格で指定されているからです。しかし、PCB設計において重要な伝送線路のインピーダンス値は実際には6つあります。テキストブックや技術記事によっては7つある場合もあります。特性インピーダンスの方程式は、多くの記事や教科書で簡単に見つけることができますが、他の一般的な伝送線路のインピーダンス値を計算するのはより困難です。この困難さは、複数の伝送線路の配置とそれらの間の結合の強さに依存しているためです。他の典型的なインピーダンス値は、線路の長さと任意のインピーダンスの不一致に依存する入力インピーダンスです。伝送線路インピーダンス値 PCB設計およびルーティングの一環として理解する重要な伝送線路インピーダンス値をここに示します。特性インピーダンス「伝送線路インピーダンス」という用語をGoogleで検索すると、特性インピーダンスの定義が検索結果の最初のページで最も見られる結果となるでしょう。ほとんどの設計者は、集中回路モデル内で定義されている特性インピーダンスについてはおそらく馴染みがあるでしょう。このモデルは、特性インピーダンスに関して以下の人気のある式を返します：十分に高い周波数または十分に低い損失の場合、特性インピーダンスは純粋に抵抗的になり、以下の値に収束します：高周波限界における伝送線の特性インピーダンス。ここでは、デジタル信号の帯域幅で約1GHzまで適用されるスキン効果は無視されています。伝搬遅延と特性インピーダンスからLとCの値を標準式を使用して導出できます。異なるトレース形状に対してです。その後、これらの回路値を使用してトレース幅とインダクタンスを最適化し、過渡的なリンギングを最小限に抑えることができます。特性インピーダンスは時々「サージインピーダンス」と呼ばれ、用語「サージインピーダンスローディング」と関連しています。この用語は、伝送線を介して伝達され、負荷で見られる電力を定量化するために電力システムエンジニアによってよく使用されます。偶モードと奇モードのインピーダンス二つの伝送線が十分に近接している場合、容量性および誘導性の結合を経験します。この結合は通常、クロストークを決定するものですが、各線上の信号によって見られるインピーダンスも変更します。結合された線が共通モード（同じ大きさ、同じ極性）で駆動される場合、偶数モードインピーダンスは、ペアの一方の伝送線上で移動する信号によって見られるインピーダンスです。線が差動モード（同じ大きさ、同じ極性）で駆動される場合にも同様の定義が適用されます：偶数および奇数モード伝送線インピーダンス値は、結合された伝送線のペアに対するZパラメーターの観点から定義されます： Z行列（インピーダンスパラメーターとも呼ばれます）は、Sパラメーターに簡単に変換できます。共通モードまたは差動駆動を持つ複数の結合伝送線に一般化することもできます。このPDFをご覧ください、Zパラメーターや特性インピーダンス値をSパラメーターに変換するために必要な方程式について。共通モードと差動インピーダンス共通モードと差動モードのインピーダンス値は、偶数モードと奇数モードのインピーダンス値と関連しています。差動インピーダンス値は通常、奇数モードインピーダンスではなく、

多くの可能性のあるノイズ源が存在するため、それらを区別することが難しい場合があります。

同時スイッチングノイズですか、それともクロストークですか？ 1 min Thought Leadership 同時スイッチングノイズとクロストークをどのように区別できますか？この記事では、これら2つの信号整合性問題の違いについて説明します。

新しい携帯電話におけるアンテナの隔離は、単純な遮蔽構造を超えています。

無線システムにおけるアンテナ分離の設計 1 min Thought Leadership アンテナの分離は、アンテナ間の干渉を防ぎ、無線システムの多様性を確保するために設計されています。

差動クロストークと差動ペア間のスペーシング

PCB設計における差動ペアの間隔とクロストーク 1 min Blog 差動信号によるクロストークが信号に問題を引き起こしていますか？ここでは、差動信号がどのようにクロストークを発生させるか、そしてどのようにして差動信号の整合性を保証できるかについて説明します。

PCBトレースのインダクタンスと幅：どれくらい広いのが過ぎるのか？

PCBトレースのインダクタンス計算：どれくらい広いのが過ぎるのか？ 1 min Blog PCB設計者

PCB設計者

シミュレーションエンジニア

PCB設計者

シミュレーションエンジニア

シミュレーションエンジニアトレースを正しくサイズ設定し、PCBトレースのインダクタンスが十分に低いことを確認する方法は次のとおりです。

電源プレーンリターンパス

パワープレーンとグラウンドプレーン：PCBのパワープレーンをリターンパスとして使用すべきですか？ 1 min Thought Leadership 電源プレーン（電源層とも呼ばれる）とグラウンドプレーンは、電力供給の配布以上の重要性を持っています。インピーダンス制御ルーティングでの基準プレーンの定義や、リターンパスの管理においても、スタックアップはリターン電流がPCBの電源プレーンに入り、その後グラウンド層に再結合されるよう強制することがあります。インピーダンス制御トレース幅の基礎としてGND基準層を定義しても、設計内の電源層の長さに沿った明確なリターンパスを定義する必要があります。電源層をリターンパスとして使用するPCB内でのリターンパスを制御するための良い実践をいくつか見てみましょう。 PCBの電源プレーンをリターンパスとする場合の信号挙動「リターンパス」と言うとき、設計内でリターン電流が自然に従うパスのことを指します。このパスにより、電流はPCBアセンブリの入力側の低電位端子に戻ることができます。伝送線上で移動する信号にとって、リターンパスは線とその基準プレーンの間の容量によって決まります。容量が大きい、周波数が高い、またはその両方である場合、リターン電流は変位電流として容易にグラウンド層に入ることができます。これは、伝送線とその参照平面との距離が、その参照平面のタイプが何であれ、実際の設計においていくつかの重要な電気的振る舞いを決定することを意味します。そのような振る舞いには、外部ソースからのEMI感受性があり、これは大きな電流ループを介して誘導的に、または電場を介して静電容量的に受信されることがあります不一致のインピーダンスは、平面領域間、ギャップを越えて、またはインターコネクトに沿ってトレース幅が変化する場合に生じます他のトレースからのクロストークは、設計が伝播中の損失は、伝送線と近くの参照平面または他の導体の間の場の線の集中によって発生します返り経路または信号参照を提供する隣接層としてパワープレーンまたはグラウンドプレーンのどちらを使用するか選択できる場合は、常にPCBグラウンドプレーンを選択するべきです。これには2つの理由があり、以下で詳しく説明します。静電容量結合電力プレーンがどのようにして（あるいはしないで）任意の種類のリターンパスとして機能するかを議論する前に、我々は次の質問をしなければなりません。伝送線から電力プレーンPCBへの電流はどのようにして入るのでしょうか。答えは、容量性結合です！上述のように、リターンパスは伝送線と近くの導体の間で誘導されることが記されています。近くのプレーン層については、線とプレーンの間に電気ポテンシャルが変化するたびにこれが発生します。したがって、プレーンの隣でトレースが配線され、デジタル信号がそのトレースを通過するとき、我々は今、プレーン層で変位電流が駆動されていることになります。近くのプレーンが、電力入力時の低ポテンシャル点と同じポテンシャルのグラウンドプレーンであれば、全てがうまくいくでしょう。これの問題点は、電流が電力プレーンから近くのグラウンド層へと移動する必要があるとき、電流は別の誘電体層を通ってPCBグラウンドプレーンに到達する必要があるということです。スタックアップの設計方法や信号が誘導される基板の領域によって、2つの層の間のキャパシタンスは、電源プレーンとグラウンドプレーンの間に非常に高いインピーダンスの経路を形成する可能性があります。スタックアップによっては、以下に示すような単純な4層スタックアップの場合、電源層とPCBグラウンドプレーン層の間のプレーンキャパシタンスは非常に小さく（平方ミリメートルあたりフェムトファラドのオーダー）、非常に高速なデジタル信号や非常に高周波のRF信号を除いて、極めて高いインピーダンスのリターンパスを作り出します。この電源プレーンとグラウンドプレーンの間の旅の中での唯一の他の選択肢は、以下に示すように、最も近いデカップリングキャパシタを通ることです。どちらの場合でも、基板のどこかでEMI問題が発生する可能性があります。通常の低速シングルエンド信号（たとえば、立ち上がり時間が制限されたI2CやSPI信号など）の場合、このGNDへの結合から発生するEMIが最大の問題ではないかもしれません。これは、純粋なDCや低周波アナログデバイスではまったく発生しません。しかし、今日の標準CMOSコンポーネントでは、一般的なデジタルコンポーネントのシングルエンドバスでもこの問題が発生する可能性があります。では、解決策は何でしょうか？解決策は、PCBスタックアップの再設計にあります。最も簡単な方法は、グラウンドリターンを提供するレイヤーを追加することです。一般的に、すべてのGNDプレーンが適切に間隔を置いてステッチングビアで繋がれている限り、他の設計変更は必要ありません。設計の観点からより時間がかかるものとして、上記の4層スタックアップのように、PWRとシグナルを同じレイヤーに配置し、その上にPWRをプアとして同じレイヤーに追加することが挙げられます。 4層例上記の例の4層ボードでは、連続したビットストリームを提供する必要があるバスとラインを、GNDの直上のトップレイヤーに配置するのが最適です。RCやシリーズ終端で遅延させることができる制御信号などの他の信号は、バックレイヤーに配置することができますし、その他のサポートコンポーネントも同様です。しかし、両方の表面レイヤーにデジタルバスを持つ4層PCBが必要な場合、最良の実践は代替スタックアップを使用することです。このスタックアップは、ノイズを抑制し、どこでもクリアなリターンパスを提供する最良の代替手段と言えるでしょう。これはSIG+PWR/GND/GND/SIG+PWRスタックアップで、信号と電力は上層でルーティングされます。これにより、電力レールは隣接するGNDプレーンに近接して配置されるべきであるため、非常に強力なデカップリングが提供されます。この代替4層スタックアップについてもっと学ぶこのボードには、複数の電力レールがある場合に生じる可能性のある難しさが一つあります。4層ボードが両層に高速信号を必要とし、複数の電力レールと強力な電力整合性が必要な場合、標準のSIG/GND/PWR/SIGスタックアップは機能しません。ここで、2層を追加して6層スタックアップを構築することが最良の選択です。