差動ペアとシングルエンド信号のためのPCBルーティングルール

「遅い」信号と「速い」信号を区別することは、時として恣意的に思えることがあり、誰に尋ねるかによっても異なるかもしれません。関連する話題として、PCBトレースが電気的に「短い」か「長い」かということもあり、このトピックについても同様に意見が分かれることがあります。PCB内で遅い信号や速い信号をルーティングする必要がある場合でも、ボードが意図した通りに機能するようにするためには、いくつかのPCBルーティングルールに従う必要があります。

他の多くのプログラムと同様に、Altium Designer®はこのプロセスを簡単にしますが、Altium Designerはさらに一歩進んで、遅い信号と速い信号のためのPCBルーティングルールをそれぞれのカテゴリに分けます。コンポーネント間で信号をルーティングする前に、設計ルールを確認して、信号規格に合わせて調整する必要があります。これからPCB上で信号をルーティングする前に設定する必要がある重要なPCBルーティングルールをここに示します。

単終端信号のためのPCBルーティングルール

PCBルーティングルールについて最も重要な点は、ルーティング標準が自らを「低速」とか「高速」と明確に定義していないということです。この区別は主にPCB設計者によって作り出され、維持されてきました。これは、信号の立ち上がり時間が非常に速くなる（約1ns未満）と、信号完全性の問題が生じるためです。そのため、遅い信号速度か速い信号速度かに関わらず、設計ルールを設定する際には、シグナリング標準の制約を理解することがより重要です。

必要な設計ルールを探す最初の場所は、シグナリング標準のドキュメントです。ほとんどの標準のドキュメントはオンラインで自由に入手できます。より多くの設計を行うにつれて、これらの標準についてより詳しくなり、設計にどのルールを設定すべきかを知るようになります。単端信号に適用される最も一般的なPCBルーティングルールのいくつかは次のとおりです：

• マッチングされた長さ。バス標準やソース同期クロッキングを使用した並列データルーティングの場合、ある許容範囲内でグループ内のすべてのネットの長さを一致させる必要があります。ルーティング中には、ネットに長さ調整構造を追加することでこれを実現します。
• ビアの遷移。一部の規格では、過剰な損失、反射、およびその他の寄生効果を防ぐためにビアの遷移回数を制限することを推奨しています。
• 最大長。ネットの最大長さは、特定の損失正接値に対して時々指定され、過度の信号減衰を防ぎます。低損失ラミネートを使用している場合、損失正接値の差に応じて長さを延ばすことができます。
• クリアランス。トレースは、ネットの一部ではない他のオブジェクト（パッド、コンポーネント、プレーンなど）から離して配置する必要があります。これにより、製造可能性が確保され、望ましくない寄生を減少させ、高電圧設計においてESD保護が提供されます。
• 幅とインピーダンス。これら2つの量は相互に関連しており、高速設計で制御インピーダンスに使用されます。この記事を見ると、PCBルーティングルールとしてインピーダンスとトレース幅を指定する方法がわかります。

これらの設計ルールやその他多くのルールは、Altium Designer内のPCBルールと制約エディタでアクセスできます。同じPCBルーティングルールをネットのグループに割り当てる必要がある場合（単終端信号のグループにとって非常に一般的）、すべてのネットをネットクラスに割り当てる最も速い方法です。この機能には、PCBエディタウィンドウのDesign → Classesオプションからアクセスできます（下記参照）。ネットをクラスに割り当てた後、PCBルールと制約エディタを使用して、個々のネットまたはネットクラスに設計ルールを割り当てることができます。

特定の信号規格に適用されない可能性のある他のPCBルーティングルールは、設計を整理したままに保つのに役立ちます。主な例としては、ルーティングトポロジーとルーティング層の制限があります。BGAフットプリントを持つコンポーネントのようなより高度な設計の場合、ファンアウト戦略を設定するための設計ルールを使用できます。差動ペアを扱う場合は、次のセクションで示されるように、独自の設計ルールが必要です。

差動ペアルーティングルール

差動ペアは、遅い信号と速い信号を差動ペアとしてルーティングできる点でユニークです。信号が速いか遅いかに関わらず、差動ペアは通常、単終端信号に適用される設計ルールを守る必要があります。差動ペアに考慮すべき重要な設計ルールは4つあります：

• インピーダンス許容誤差。臨界長より短いルーティングを行っている場合でも、信号標準が別途指定していない限り、差動ペアのインピーダンスプロファイルを作成することが最善です。他のジオメトリ制約は、差動ペアに沿った許容されるインピーダンス変動に依存します。
• 最大非結合長。これは、差動ペアの2側面が非結合（つまり、大きな距離で分離されている）状態で保持できる最長距離を示します。非結合セクションはインピーダンス不連続として見えるため、十分に短くなければなりません。
• 長さのマッチング。差動信号は、2つの信号の差を取ることで読み取られるため、2つの信号が受信機に同時に到着する必要があります。高速信号では、長さのマッチング許容誤差を小さくする必要があります。
• 最大ネット長。単終端信号と同様に、差動信号規格にも最大長さの制約がある場合があります。例えばCANバスを考えてみましょう。これは低速規格ですが、使用するデータレートによって最大リンク長（PCBトレース + ケーブル）が変わります。

Altium Designerでは、上記の最初の2点について、PCBルールと制約エディタのルーティング → 差動ペアルーティングエリアで設計ルールを設定できます。他の2点は、高速エリアで対処できます。これは下の画像で示されています：

高速差動ペアを扱う場合、上記で説明した他の標準的な高速設計ルールを差動ペアに適用できます。これを行う最も簡単な方法は、関連する差動ペアを差動ペアクラスに割り当て、各設計ルールで管理されるクラスを選択することです。

設計ルールが「オブジェクトが一致する場所」のドロップダウンメニューで差動ペアクラスを受け入れるように設定されていない場合、クエリビルダーを使用してカスタムクエリを作成できます。これは、PCBルールと制約エディタの高速エリアにある差動ペアクラスに最大長を割り当てるために以下に示されています。

単終端ネットと同様に、PCBルーティングルールを設定する前に、シグナリング標準のドキュメントを読んでください。これは、差動シグナリング標準の関連する設計ルール情報を見つける場所です（通常は標準の物理層セクションにあります）。この記事を見て、インピーダンスプロファイルの作成、ネットを差動ペアクラスに割り当て、これらのクラスの設計ルールを設定する方法を確認してください。差動ペアのルーティングを開始する前に。

まだ高速信号の信号整合性ルールを見ていませんが、Altium Designerには信号整合性の問題に対処するための設計制約が含まれていることに気付いたでしょう。これらのPCBルーティングルールは、単終端ネットと差動ペアに設計ルールを追加するのと同じプロセスで割り当てることができます。Altium Designerのこれらの機能は、設計を完全にコントロールし、成功裏にルーティングするのに役立ちます。

デザインルールにどのような値を使用すべきか？

これは常に答えが難しい質問です。なぜなら、多くの要因に依存するからです。最も重要なのは、使用しているインターフェースに依存します。たとえば、USBはPCIeとは異なる制約を持ちます。

インターフェースと信号の仕様を持っていると仮定すると、手計算や最悪ケースの推定を通じて、いくつかのデザインルールの制約と限界をすぐに導き出すことができます。

これらの値のいくつか、例えば挿入損失については、正確な損失値を得るために外部の伝送線シミュレータを使用する必要があるかもしれませんし、いくつかの計算から値を推定する必要があるかもしれません。他の設計ルール、例えばモード変換については、ルーティングに問題がないか診断するために、ルーティングが完了した後にシミュレーションが行われることがあります。

Altium Designer on Altium 365®は、これまでソフトウェア開発の世界に限定されていた電子業界に前例のない統合を提供し、設計者が自宅で作業し、前例のない効率レベルに達することを可能にします。

Altium Designer on Altium 365で可能なことの表面をかすめただけです。より詳細な機能説明や製品ページ、オンデマンドウェビナーのいずれかをチェックできます。