Mobile menu
PCB設計
PCB Design

Equip engineers with everything needed to design modern, high-performance PCBs.

Learn More
Product Design

Combine advanced PCB design with cloud-based collaboration to streamline development.

Learn More
ホーム PCB設計
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
RF PCBで位相同期ループICをレイアウトする方法 RF PCBで位相同期ループICをレイアウトする方法 1 min Thought Leadership 通信システム、無線システム、および周波数合成が必要なその他のRFデバイスの一部として、位相同期ループはPCB設計において重要な役割を果たします。高周波トランシーバーや高速デジタルデバイスには、安定した内部制御可能なクロック信号を提供する統合VCOレイアウトとともに、統合された位相同期ループが含まれています。しかし、一部のPLL ICは、パッケージ内に統合VCOレイアウトを含む、個別のICとして利用可能です。合計すると、PLLはRF PCB設計において、復調、位相ノイズの除去、周波数合成におけるクリーンな波形の提供など、いくつかの重要なタスクを可能にします。 PCB内の位相同期ループは、他のRF PCBと同様に、寄生効果の影響を受ける可能性があり、設計者は個別の位相同期ループを使用している場合、賢明なレイアウト選択を行うべきです。 位相同期ループの使用目的は何ですか？ 位相同期ループには、アナログ（RF）システムや、ボード全体で正確なクロックおよび信号同期が必要なシステムにおいて、いくつかの重要な機能があります。ここでは、位相同期ループの基本的な機能と、それらがRF PCBにおいて重要である理由をいくつか紹介します。 フェーズノイズの除去：フェーズロックループは、電圧制御発振器（VCO）によって提供される基準と同期することで、基準信号からフェーズノイズを除去するためにも使用できます。過去には、これらのタスクにいくつかの別々のコンポーネントを使用していましたが、現在のフェーズロックループはVCOのレイアウトをICに統合しています。 周波数合成：アナログまたはデジタルのフェーズロックループは、ある基準よりも高いまたは低い周波数での周波数合成にも使用できます。デジタル合成の観点からは、フェーズロックループを使用してデジタルパルスの繰り返し率を減少または増加させることができます。どちらの場合も、商用および実験用のフェーズロックループでGHzの10倍の振動/繰り返し率に達することができ、多くのRFアプリケーションをサポートできます。 FM信号の復調：フェーズロックループにFM信号が供給されると、VCOはその瞬時周波数を追跡します。ループフィルターステージ（下記参照）からの誤差電圧出力、つまりVCOを制御するものは、復調されたFM出力と等しくなります。 低速/低周波数では、特定のドライバーの位相ノイズは通常、それを補償するために位相同期ループを利用する必要がないほど低いです。主な原因は、PCBレイアウトレベルで修正できる他の問題によるものです。 位相同期ループの各コンポーネントの役割 位相同期ループは、アナログアプリケーションではVCOからの負のフィードバックを使用し、デジタルアプリケーションでは数値制御オシレータ（NCO）を使用します。アナログアプリケーションでは、VCOまたはNCOからの出力周波数は、それぞれ入力電圧またはデジタル入力に依存します。いずれの場合も、PLLからの出力は、参照入力信号との位相差に比例します。位相差（そして出力）が時間とともに変化しない場合、その二つの信号は同じ周波数でロックされます。 RFシステムでは、アナログVCOからの出力は入力電圧に依存するため、参照 クロック信号を変調するのに役立ちます。位相同期ループ内では、VCOはループフィルターを使用して特定の参照に効果的にロックします。アナログ位相同期ループでは、ループフィルターが所望の参照信号にロックするまでに時間がかかります（約100 nsに達します）。 ループフィルターからの出力は、位相同期ループ内でも特別な位置を占めます。VCOを使用して所望のキャリア信号にロックする場合、周波数または位相変調信号は通常、位相同期ループのロック時間よりもはるかに速い速度で変調されます。この場合、ループフィルターは、参照とVCO信号の瞬時位相差に比例するエラー信号を出力します。変調された参照信号がキャリアとして位相同期ループに入力されると、このエラー信号は実際に復調された信号です。 位相同期ループのブロック図 位相同期ループのためのPCBレイアウト 記事を読む
なぜ、そしてどのようにして次の設計でアルミニウムPCB基板を使用するか なぜ、そしてどのようにして次のスタックアップ設計にアルミニウムPCB基板を使用するか 1 min Thought Leadership アルミニウムは、ただのソーダ缶以上のものに使えます 30代になってからはあまりソーダを飲まなくなりましたが、コーラの缶を作る以外にもアルミニウムには多くの用途があることを知っています。その一つが、PCBのコアとしての熱管理のための材料としての使用です。アルミニウムは高い熱伝導率を持ち、他の受動的または能動的な冷却手段ではコンポーネントの温度を十分に低下させることができない場合に、PCB上のアクティブコンポーネントから熱を運び去るために使用することができます。 熱管理のためのアルミニウムPCBの使用 アクティブコンポーネントは大量の電力を消散させるため、CPUや大量のスイッチングトランジスタを持つ他のコンポーネントに冷却ファンを使用します。周囲温度が過度に高い場合、能動的な冷却手段は、基板の温度を周囲のレベルに近づけるためにのみ有効です。さらに、能動的な冷却で放散できる熱量には限界があります。これが、アクティブコンポーネントから熱を逃がすために追加の戦略が必要とされる場所です。 アルミニウムは、PCBのコアに使用できる代替材料の一つであり、一般に誤って「アルミニウムPCB」と呼ばれることがあります。PCBの金属コアとしてアルミニウムを使用することで、その高い熱伝導率のおかげで、アクティブコンポーネントから熱を容易に逃がすことができます。アルミニウムまたは他の金属をPCBのコアに使用することで、熱がボード全体により均一に分散されます。 これをFR4と比較すると、FR4はPCB基板用の 代替材料の中でも比較的熱伝導率が低い方です。PCB上のアクティブコンポーネントの近くにホットスポットが形成されることがあり、熱を逃がし、温度を安全なレベルに保つためにアクティブおよびパッシブの冷却手段が使用されます。アクティブコンポーネントから発生する熱は、熱ビアやランドを使用して、コンポーネント層から内部のグラウンドまたは電源プレーンに運ばれることもあります。 これを、PCB基板用の他の 代替材料と比較して、比較的熱伝導率が低いFR4と対比してください。 PCBのホットスポットはアクティブコンポーネントの近くに形成される可能性があるため、熱を放散して温度を安全なレベルに下げるために、アクティブおよびパッシブ冷却手段を使用します。 アクティブコンポーネントによって生成された熱は、熱ビアやランドを使用して、コンポーネント層から内部のグラウンドまたは電源プレーンに移動させることもできます。 アルミニウムPCBスタックアップ アルミニウムPCBを製造の観点から見ると奇妙な選択に思えるかもしれませんが、アルミニウムPCBで使用できるスタックアップは、FR4基板で使用できるスタックアップに似ています。以下の画像に示すスタックアップの例です： アルミニウムPCBの例示レイヤースタック アルミニウムPCBスタックアップは、以下の考慮事項で設計されるべきです： 表面層：これは標準の銅箔層です。一部のメーカーは、FR4で使用されるよりも重い銅（最大10オンス）の使用を推奨します。 誘電体層：内部の誘電体層は、プリプレグとして機能する任意の熱伝導性層です。これはポリマーや セラミック層であることができます。特に熱伝導率に対する電気伝導率の比率が高いセラミックを選択することで、熱管理を助けつつ十分な絶縁を提供します。誘電体層の典型的な厚さは0.05から0.2 mmです。 アルミニウム膜層：アルミニウム膜層は、望ましくないエッチングからアルミニウムコアを保護する保護的な役割を果たします。これは非常に薄い絶縁層であり、コアを通してドリルされた任意のビア（下記参照）にとって重要な役割を果たします。 記事を読む
PDNにおけるデカップリング、インダクタンス、および抵抗の役割 PDNにおけるデカップリング、インダクタ、および抵抗の役割 1 min Thought Leadership RFデカップリングキャパシタの役割とは何ですか？私のPCBにデカップリング回路が必要ですか？一部の設計者は、電力分配ネットワークを設計する際に、デカップリング、インダクタンス、および抵抗の役割を見落とすことがあります。 記事を読む
デジタルICにはどのサイズのデカップリングコンデンサを使用すべきですか？ デカップリングコンデンサの計算：デジタルICにはどのサイズを使用すべきですか？ 1 min Blog これらのデカップリングコンデンサは適切なサイズですか？ PCB設計ガイドライン、特に高速デジタル設計の「専門家」が繰り返し指摘することの一つに、適切なデカップリングコンデンサのサイズを見つける必要性があります。これは、これらのコンデンサがPDNで何をすることが期待されているのか、また電源の整合性を保証する上での彼らの役割を完全に理解せずに対処されることがあります。また、デジタル集積回路の電源ピンとグラウンドピンをブリッジするために、3つのコンデンサ（通常は1 nF、10 nF、100 nFなど）を配置するという数十年前のガイドラインをデフォルトとするアプリケーションノートも多く見かけます。過去には、これで十分だったかもしれません。高速デジタルコンポーネントで生じる電源の整合性の問題は、コア電圧に干渉するほど悪くなかったので、3つのコンデンサが行う仕事は十分でした。 今日の高速集積回路は、複数の出力を持ち、コア電圧が低い（1.0Vまで低い）ため、昔の遅いコンポーネントよりもはるかに厳しいノイズ制約を持っています。厳しいノイズ制約とは、より正確なデカップリングが必要であることを意味します。このため、今日の比較的強力なMCUやその他多くのデジタルコンポーネントを扱う設計者は、デカップリングキャップを適切にサイズする方法を知っておく必要があります。では、最良の方法は何でしょうか？一般的に、これを行う方法は2つあります。それぞれを見て、デカップリングキャパシタの値を計算する方法と、なぜ古い「3つのデカップリングキャパシタの神話」が現代の高速デジタル設計では関係ないのかを見てみましょう。 等価キャパシタモデルの理解 デジタル設計に必要なデカップリングキャパシタのサイズを決定する前に、キャパシタの基本的な回路モデルを理解する必要があります。キャパシタが理論通りに振る舞うと思いたいところですが、実際にはそうではありません。すべてのキャパシタには、そのインピーダンススペクトルを定義するリード上にある程度のインダクタンスがあり、これは実験的に直列RLCネットワークとしてモデル化されます： キャパシタをモデル化するための等価RLC回路 このモデルでは、ESRとESLはそれぞれ等価直列抵抗と等価直列インダクタンスです。Cの値は、コンポーネントのデータシートに記載されているキャパシタンスとして取ることができます。最後に、Rの値はキャパシタを形成する誘電体の導電率を考慮しています。これは、キャパシタが充電されて回路から取り外された後に発生する一時的な漏れ電流を考慮しています。この値は通常、無視できるほど大きいです。 このモデルでRを無視すると、値（ESR/(2*ESL)）は、回路の端に接続された負荷が0オームであると仮定した場合の等価回路の減衰定数です。これは、回路がフル充電/放電下で入力電圧の変化に対応するために必要な最小時間です。キャパシタのデータシートには減衰定数は記載されていませんが、代わりに下記のようなインピーダンススペクトルグラフを示しています。必要であれば、データシートのESLとESRの値を使用して減衰定数を計算することができます。 最後に、 すべての実際のキャパシタには自己共振周波数があり、任意の直列RLC回路の値と等しく、この場合は次のとおりです： 自己共振周波数は、インピーダンススペクトルグラフで確認できます。以下に、実際のAVXキャパシタの例を示します。 デカップリングキャパシタは実際に何をするのか？ これは、デジタル集積回路の電力整合性を保証するためにデカップリングキャパシタが必要な理由を理解するのに非常に役立つ素晴らしい質問です。全てのキャパシタは、直流電源に接続されたときに平衡状態で電荷を蓄えます。キャパシタ内の板は充電され、総電荷量はQ = CVに等しくなります。もしVが変動したり少し落ちたりすると、その電荷Qの一部が放出され、小さな電池のように負荷に供給されます。 デジタル回路に接続された実際のコンデンサーで生じる問題は、電圧降下が単一の周波数で発生しないことです。ソース電圧の時間依存の変動や回路への突然の電流バーストは、オシロスコープ上で鋭いエッジレートを持つスパイクのように見えることがよくあります。これは、その信号に関連するパワースペクトラムが一連の周波数にわたって広がり、自己共振と重なることを意味します。結果として、コンデンサーは応答して放電し、 電源バス上に一過性の振動を引き起こします。この電力が電源バス上のデジタルコンデンサICによってPDNに引き込まれる場合、電源バス上の一過性は電源ピンでのリンギングとして現れます。しかし、適切なデカップリングコンデンサのサイズと数が選択されれば、この変動は最小限に抑えることができます。これが、3つのコンデンサの持続的なガイドラインがある理由です。それは、安定した電力を確保しようとする際に、最も悪くない配置とサイズ付けです。 記事を読む
対称ストリップラインインピーダンス計算機と公式 対称ストリップラインのインダクタンスまたはインピーダンス計算機と公式 1 min Blog 以前の記事 では、表面および埋め込みマイクロストリップトレースの インピーダンスを計算する際に、異なる計算機を使用すると生じる不整合について見てきました。前の記事で述べた多くの問題は、ストリップラインインピーダンス計算機にも当てはまります。対称ストリップラインは、非対称ストリップラインよりも、数値的にも解析的にも対処しやすいです。ここでは、対称ストリップラインのさまざまなインピーダンス公式と計算機の短い比較を行います。 IPC公式とワデルの方法 マイクロストリップインピーダンス計算機の場合と同様に、ストリップラインインピーダンス計算機は、IPC-2141公式またはワデルの方程式に依存する傾向があります。計算機がこれらの方程式を適切な近似の下で実装しているかどうかは常に慎重に確認するべきです。始めるために、この記事の方程式で使用される記号は、以下に示される幾何学に対応しています： 対称ストリップラインの幾何学 多くの計算機は、上記の図の幾何学的パラメータに対するさまざまな限界について、方程式を一連の近似に分割します。これらの方程式は、ワデルの方法を使用して見つけることができます。特定の（相互に排他的ではない）近似の下で、以下の方程式はストリップラインのインピーダンスを定義します： 狭いストリップのためのストリップラインインピーダンス方程式 広いストリップラインの場合、上記の方程式はフリンジ容量係数の観点から次の方程式に簡略化されます： 広いストリップのストリップラインインピーダンス方程式 上記の解は、IPC-2141規格で明確に定義されています。一般に、これらの方程式は実験結果と比較して約1%の誤差を生じますが、これはマイクロストリップ伝送線のIPC標準方程式よりもはるかに高い精度です。IPC-2141標準が正しい定義を使用している一例です。 良い計算機は、関連する限界を自動的に区別し、ユーザーの入力に基づいて正しい方程式を適用します。他の計算機は、ユーザーが狭いストリップラインまたは広いストリップラインを指していると仮定しますが、計算機の適用可能性を明示的には述べません。ストリップラインのインピーダンスを計算する際に、計算機が上記の二つの限界のいずれかを定義しているかどうかを必ず確認してください。 一部の計算機は直接互いを模倣しているため、同じタイプの誤りを含むことがあります。特定の近似の下でのみ有効なストリップラインインピーダンス計算機のために定義された他の方程式もあり、それらは実際には上記の方程式の簡略化です。著者の意見としては、これらの他の方程式は避けるべきだと考えられます。 限界 T = 0 での代替解は、第一種楕円積分の形で書くことができます。自分のストリップライン計算機を作成することに興味がある開発者は、この積分を評価するための標準的な数値アルゴリズムを簡単に実装できます。興味のある読者は、この方程式についての コーンのオリジナル論文を参照してください。 伝送線との関係 記事を読む
高速PCB設計：どれほど速いのか？ 高速PCB設計：一体どれほど速いのか？ 1 min Blog 電気技術者 電気技術者 電気技術者 以前のブログで何度か指摘されているように、現在、「高速PCB」は私たちの業界でほぼ至る所に存在しています。そして、引用されているように、エンド製品や実装に関係なく、IC技術が組み込まれているという事実により、すべてのPCBは高速であると常に言われています。数年前、重要なのはコンポーネントのエッジレート、より具体的には、コンポーネントのエッジとボード間の相互接続であると言い始めました。実際、それが私たちのビジネス名であるSpeeding Edgeに至った経緯です。これは、「bleeding edge」と「高速エッジレート」という用語の混成語であり、PCB上のコンポーネント相互接続によって示されます。 「高速」という用語の進化とそれが年々どのように変化してきたかを再考する価値があります。この記事では、高速PCBの歴史、PCBデバイスを高速と言うときに何を本当に意味するのか、そして高速PCB設計プロセスに不適切に適用されるいくつかの経験則について議論します。高速設計原則に関する情報の貴重なリソースも議論されます。 高速PCBの誕生と進化 高速PCBは実はかなり昔から存在しており、IBMやCrayといった企業が設計・製造したメインフレームコンピュータに遡ります。しかし、それはPCB業界の他の部分と比べるとかなり孤立したニッチでした。世界の残りの部分にとって、高速が問題となったのは80年代初頭にTTLが十分に速くなり、パスが長くなった時です。そして、それが信号整合性に関して高速を定義する方法です。信号パスが立ち上がり時間に対して相対的に長い場合、PCBは高速であるとされ、信号が開放端で反射して問題を引き起こす可能性がある場合、パスは長くなります。 正確な数学の観点から言えば、立ち上がり時間がナノ秒である場合、3インチ（約7.5 cm）以上のすべてのパスが反射のために失敗する可能性があります。注：3インチ=7.5 cm、6インチ=15 cmです。立ち上がり時間を長さに変換するには、パスの速度を見つけ出します。PCBでは、これは大体ナノ秒あたり6インチに相当します。これが出発点です。そして、それがどれだけ頻繁に発生するか、またはクロックレートが何であるかは、判断に影響しません。 スピーディングエッジの社長兼創設者であるリー・リッチーは、「電源を入れたときにリセットラインで設計が失敗することを見たことがあります。これは電源を入れたときに起こります。人々はそれが頻繁に起こらなかったので、これを非重要と判断するかもしれません。世界はクロック周波数に基づいて速く判断する習慣があり、そこで問題にぶつかります。」 例として、数年前に失敗したパルスオキシメーターのトラブルシューティングを行いました。その製品を設計した会社は、1MHzのクロックを持っていたため製品が「遅い」と判断しました。しかし、設計のメモリ部分が350ピコ秒の立ち上がり時間を持っていたため、動作しませんでした。 では、現在はどうでしょうか？最後に見たMicron Technologyのメモリコンポーネントのデータによると、遅いエッジは100ピコ秒、標準エッジは50ピコ秒でした。速いエッジは指定されていませんでした。ナノ秒から始めると、遅いエッジはそれの1/10であり、これは遅いエッジの場合、3/10インチの長さのパスが反射による失敗を示すことができることを意味します。このシナリオでは、クロック周波数に関係なく、速くない製品はありません。 製品設計者は今日でも、最終製品の実装が「高速」ではないからといって、デフォルトで製品が高速でないと仮定すると問題に直面します。そして、人々が間違いを犯しがちな5つの領域があります。これらには次のようなものが含まれます： 信号整合性のルールに従わない。これには、インピーダンスを制御しない、適切な終端を使用しない、アプリケーションノートを設計ガイドとして利用することが含まれます。設計が失敗した言い訳の多くは、「アプリケーションノートに従ったが、製品が動作しない」と始まります。（多くのアプリケーションノートには有効な信号整合性のアドバイスが含まれていません。） 技術的なルールを理解していない人々から来る多くの技術製品のアイデア。過去30年間で、信号整合性の訓練を受けていないコンピュータサイエンスのエンジニアから始まる多くの製品アイデアがありました。 経験則を一握り掴んで、物事の実際の動作を理解せずに設計プロセスに適用する。 そして、以前のいくつかの記事で指摘されたように、高速設計において、今日最大かつ最も重要な課題は、適切に機能するPDSを設計することです。 悪いルール 記事を読む
静的および動的フレックスPCB設計の比較：機械的考慮事項 静的および動的フレックス設計の比較：リジッドフレックスPCBの曲げ半径およびその他の機械的考慮事項 1 min Blog PCB設計者 PCB設計者 PCB設計者 静的および動的なフレックスPCBの設計は、電気的な側面だけでなく、機械的な側面も同じくらい重要です。ここでは、両タイプのPCBに対する設計のヒントをいくつか紹介します。 記事を読む