差動ペア、差動信号とは?

Zachariah Peterson
|  投稿日 March 6, 2022  |  更新日 March 7, 2022
差動ペア、差動信号とは>

差動ペアは、一般的に各エッジの遷移の立ち上がり時間が非常に速い、高データレートのビットストリームを配線する新しい方法です。高速設計で使用される差動プロトコルは、馴染みのある頭字語が付けられた多くの一般的な信号規格の柱となっています。USB、HDMI、イーサネットなどはすべて差動ペアとして配線されるため、トレースの慎重な設計と配線が必要になります。これまでは、差動ペアの長さに多くの修正を手動で加え、適切な長さでインピーダンス許容差を満たす必要がありましたが、最近のCADソフトウェアではこれらの要件をデザインルールとして簡単にコード化し、正確な配線を行うことができます。

この記事では、差動信号の挙動と差動ペアの機能についての基本的な概要をご紹介します。これらの種類の信号は高速信号プロトコルでは標準的なものですが、よりシンプルなデバイスにも現れる可能性があるため、PCBレイアウトでの配線方法について理解することが重要です。また、設計を開始されたばかりの方が差動プロトコルの重要性をよりよく理解できるよう、差動ペアのインピーダンスのさらに具体的な定義のほか、ノイズが差動ペアでどのように作用するかについて説明します。

差動ペアと差動信号の基礎

差動ペアは非常にシンプルで、2本のトレースを並べて配線し、それぞれに同じ大きさで逆極性の信号を伝送するものです。高速のデジタルプロトコルでは、インピーダンス コントロールされたPCBのシングルエンド トレースからデータが送信されます (各トレースは、特定のインピーダンスを持つように設計します)。ここでは、標準的なインピーダンス コントロールのトレース設計手法を使用します。具体的には、スタックアップを設計し、差動ペアを配線する層を選択した後に、対象となるトレースのインピーダンスに到達するのに必要な幅を決定します。

差動信号は、必ずしも特別な種類の信号ではありません。デジタルデータの伝送に使用されるすべての差動ペアは依然としてバイナリ情報を伝送し、PAM4のようなより高度なプロトコルでは複数のビットを一度に伝送することもあります。標準的なデジタルトレースと差動信号の違いは、差動信号が異なる方法で回収、解釈されることです。

差動ペア上を伝搬する信号を見ると、実際には極性が逆で大きさが同じ2つの信号があります。差動レシーバーが読み取る信号レベルは、2つの信号の電圧の差になります。以下の画像は、これを示しています。

差動信号
PCBのGNDプレーン上で配線される差動ペアの差動信号。

上の画像では、差動ペアが均一なGNDプレーン上で配線されています。これらは、インピーダンス制御されたマイクロストリップとして表面層に配線されることを想定していますが、内層のストリップラインにも全く同じことがあてはまります。差動信号で動作するコンポーネントでは、この2つの信号の差を利用して、レシーバーで論理レベルを解釈する必要があります。なお、個々の信号レベル (V1とV2) は、一般的にトレースの下にプレーンとして配置されるGNDリファレンスを基準に定義されています。言い換えると、ペアの両側のGNDに関する信号はオシロスコープで測定することができます。

デジタルデータを (ペアのトレース上の逆極性信号のペアとして) 転送するこの方法は、USB、イーサネット、DDRのクロックやデータライン、いくつかの独自のデジタル信号基準などの高速プロトコルで標準となっています。では、差動ペアと差動信号がこれほど功を奏している理由は何なのでしょうか? また、問題はどのようなものでしょうか? いくつかの重要な長所と短所を下の表にまとめました:

カテゴリー

長所

短所

EMC

- コモンモードノイズが除去される

- 差動モードノイズが発生するものの、コモンモードノイズよりはるかに強度が低い

- コモンモードノイズの除去は不完全で、スキューの除去に左右される

高速EMI

- 差動ペアの低EMIで、極めて高いデータレートに対応可能

- 速いエッジレートでは、より精密な遅延一致が必要

GNDオフセット

- 2つの基板間の長いリンクで配線した場合、差動ペアはGNDオフセットに抵抗できる

- オンダイ終端によってPCB設計者の懸念事項から除外されるものの、選択した終端に影響が及ぶ


PCBでのこうしたさまざまな長所と短所と、配線やレイアウトでそれらがどのような形で現れるのかについて見ていきましょう。

コモンモードノイズの抑制

フィルタリングを必要とせずにコモンモードノイズを抑制できるのは、差動ペアだけです。コモンモードノイズの抑制は、2つの信号の差を差動ペアで測定していることに起因しており、特定の条件下では差動ペアのノイズをキャンセルすることができます。

下の画像は、差動ペアでのコモンモードノイズの抑制を図式的に示したものです。ノイズがスキューの適切な許容範囲内でレシーバーに入力されていれば、レシーバーでキャンセルすることができます。

差動信号のコモンモードノイズ
差動ペアで受信したコモンモードノイズは、ペアの両側で大きさが同じであればキャンセルできる

ここでの注意点は、ペアの両側で同じレベルのノイズを受信している必要があることです。これは、ケーブルで自由空間を介して配線した差動ペアでも起こり得ることで、発生しないわけではないものの、差動ペアがPCB上のクロストークの影響を受けないということではありません。たとえば、差動ペアの近くにシングルエンド トレースがあると、スイッチング時に発生する磁場を介してクロストークパルスが両方のペアにカップリングされることがあります。クロストーク パルスはペアの両方のトレースで均等(磁場の強さ)に受信されないため、レシーバーでノイズがキャンセルされず、ペアの片側に一部のノイズが残ってしまうことがあります。シングルエンド信号と差動ペアの間には適切な間隔を設けて、ペアの両側で過剰なノイズを受信しないようする必要があります。

ペアから発生するEMI

差動ペアの大きな利点の1つは、発生するノイズが少ないことです。ペアで2本のトレースを近づけると、スイッチング時に発生する磁場が等しくて逆になります。2つの信号が同相で同じ大きさであれば、発生する磁場は互いに対抗することになります。なお、生成されたフィールドはどこもゼロではなく、これはペアの間の中心線に沿ってのみ当てはまります。ただし、その磁場は弱く、近くのシングルエンド トレースに誘導されるノイズは少なくなります。

これは、高データレートのチャンネルに差動ペアが最適なもう1つの理由です。高データレート(Gbps以上)で動作するシリアルプロトコルは、各ビットで非常に高速なエッジ遷移が発生します。そのため、ペアの各トレースでは、これらの高速なエッジ遷移 (高dI/dtイベント) の間に、磁場を介して強いEMIが放出されます。このような高速エッジレートの信号では、近くの導体に対する寄生容量が問題になることがあるほか、信号の帯域幅が高いGHz周波数に及ぶこともあります。

差動信号の磁場
差動ペアでは、等しい逆の磁場が発生して互いが中和されるため、同じdI/dtのシングルエンド信号よりも誘導クロストークを低く抑えることができる

差動ペアは、近くのシングルエンド信号に低いクロストークを発生させる可能性がある一方で、近くの差動ペアに差動モードのクロストークを発生させる可能性があります。そのため、差動ペアの間隔を注意深く最適化することが重要になります。差動ペアはコモンモードノイズに対して比較的耐性がある一方、差動モードノイズに対しては耐性がありません。これを念頭に置いて差動ペアを配線し、差動ペア間のノイズカップリングを低減するためにペア間の間隔を十分に確保してください。

GNDオフセットに対する耐性

差動ペアが2枚の基板間を横断するような長いリンクに使用される主な理由は、GNDオフセットに対する耐性があるからです。AC、またはDCでのGNDオフセットはコモンモードノイズ、つまり、ペアの各側に同じ位相と大きさで影響を与える信号の妨害だと考えることができます。そのため、差動レシーバーでも除去することができます。差動信号のレベルは、2つの異なるGND領域の電位差に左右されないため、レシーバーは信号の正しい電圧を読み取ることができます。

移動中の信号が2つの異なるGND領域の間を横断する際、2つのコンポーネントの間にはインピーダンスの不連続性が生じる。各領域のGND電位が異なるため、ソースからのシングルエンド信号の負荷で同じ電圧にならないことがある
移動中の信号が2つの異なるGND領域の間を横断する際、2つのコンポーネントの間にはインピーダンスの不連続性が生じる。各領域のGND電位が異なるため、ソースからのシングルエンド信号の負荷で同じ電圧にならないことがある

高速コンポーネントと配線を支えるようPCBを適切に作成すると、設計で均一なGNDプレーンを使用することで、設計全体で均一なGND電位が得られるはずです。差動ペアは、PCB内の異なるGND間のGNDオフセットに抵抗できるものの、差動ペアを必要とするような十分に高い周波数/速度で動作する設計は、どんな場合も均一なGNDプレーン上で配線する必要があります。

差動ペアの設計と配線

標準的なコンピューティング プロトコルや一部の周辺機器の差動信号は高いエッジレートで動作するため、差動ペアの負荷側からの波の反射を防ぐために、一般的にはインピーダンス制御が必要になります。高速PCB設計で使用されるすべての差動ペアは、各極性の信号が同時にレシーバーに到着するように、ペアの両側を調整する必要があります。差動ペアを使用する際の基本的な設計上のヒントは、以下のとおりです:

  • シングルエンド/差動インピーダンス: 差動信号の規格には、反射を防ぎ、受信コンポーネントに最大限の電力を送るるために満たすべきシングルエンド/差動インピーダンスの要件がいくつか規定されています。
  • 遅延、または配線長の一致: ペアのトレースの長さは、信号規格で定義されているスキューの許容範囲内で一致させる必要がありますが、これはそれほど厳しくなく、規格によっては数ミリになることもあります。
  • 一貫した間隔: 個人的な考えとしては、ペアの間隔はインピーダンスの制約に反しない最小値に設定すべきでしょう。それは、放出されるコモンモードEMIを可能な限り小さくし、クロストークとしてペアで受信するコモンモードノイズがペアの各トレースでほぼ同じ大きさになるようにするのに役立つからです。

高速信号については、リンク長とともに信号帯域損失があり、材料や部品を選択する際に考慮しなければなりません。最良の配線ツールでは、設計の設定をデザインルールとしてコード化することで、これらの要求事項を遵守することができます。また、インピーダンスの計算を行い、PCB内の配線長を一致させる箇所を適用する自動化ツールも利用できます。

差動ペアを設計、配線する際に差動信号の整合性を確保するには、PCB設計、レイアウト、シミュレーションの機能がすべて用意されているAltium Designer®をぜひご活用ください。統合されたデザインルール エンジンとオンライン シミュレーション ツールでは、PCBでトレースを配線し、差動ペアの配線を検証するために必要な機能をすべて利用できます。設計が完了し、製造業者にファイルをリリースする際は、Altium 365™プラットフォームを使用することで、プロジェクトの共有と共同作業が容易になります。

ここでご紹介したのは、Altium 365でAltium Designerを使用したときに可能な作業のごく一部にすぎません。Altium DesignerとAltium 365の無償評価版を今すぐお試しください。

筆者について

筆者について

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

ホームに戻る